[发明专利]屏蔽栅功率器及其制造方法

说明书

本发明提供一种屏蔽栅功率器及其制造方法。本发明的屏蔽栅功率器的制造方法中，对第一初始介质层执行第一刻蚀工艺时，还会对第一缺口进行刻蚀而形成第二缺口，相当于通过第一刻蚀工艺对第一缺口进行了修正，使得修正后形成的第二缺口的开口对应的所述第二平面相较于第一缺口的开口对应的第一平面更平，进而在后续继续刻蚀第一初始介质层之前在外延层顶表面形成第二掩模层时，掩模材料通过更平的第二平面填入第二缺口时，更容易填充且填充更充实。从而防止了在刻蚀第一初始介质层形成第一介质层时出现朝向第一初始介质层中心倾蚀严重的现象，避免所形成的第一介质层的局部过薄或缺失等问题，进而在后续形成栅多晶硅后，可确保栅多晶硅与屏蔽栅之间的有效隔离。

技术领域

本发明涉及半导体技术领域，特别涉及屏蔽栅功率器及其制造方法。

背景技术

沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快及开关损耗小等特点，几乎全面替代平面型功率MOS器件，成为目前功率MOS器件应用的主流。而随着人们生活水平的提高，人们对半导体器件性能的要求也越来越高。

目前，在屏蔽栅功率器件的制备结构中，通常会结合刻蚀工艺在沟槽中形成覆盖屏蔽栅多晶硅的氧化层，接着再在该氧化层上形成栅极多晶硅，所述栅极多晶硅和所述屏蔽栅多晶硅之间即利用所述氧化层相互隔离。然而，基于现有的制备工艺，常常会出现所形成的氧化层其厚度不均、局部过薄或缺失等问题，进而会导致栅极多晶硅与屏蔽栅多晶硅短接，影响屏蔽栅功率器件的性能及合格率。

发明内容

本发明的目的在于提供屏蔽栅功率器及其制造方法，以解决现有的屏蔽栅功率器性能较差，合格率较低的问题。

为解决上述技术问题，本发明提供屏蔽栅功率器的制造方法，包括：

提供衬底，并在所述衬底上依次形成外延层和第一掩模层；

以所述第一掩模层为掩模刻蚀所述外延层以形成沟槽；

在所述沟槽内依次形成屏蔽栅层和第一初始介质层，所述第一初始介质层至少覆盖在所述屏蔽栅层的顶表面，并且所述第一初始介质层的顶表面不低于所述外延层的顶表面；

刻蚀去除所述第一掩模层，并在刻蚀过程中还侧向侵蚀所述第一初始介质层，而在所述第一初始介质层的侧边形成第一缺口；

对所述第一初始介质层执行第一刻蚀工艺，以首次减薄所述第一初始介质层，并且还刻蚀所述第一缺口以形成第二缺口，所述第二缺口的开口所对应的第二平面相对于所述第一缺口的开口所对应的第一平面更朝向所述沟槽的中心倾斜；

对所述第一初始介质层执行第二刻蚀工艺，以再次减薄所述第一初始介质层以形成第一介质层；

在所述第一介质层上形成栅多晶硅层。

可选的，所述第二缺口的开口的宽度大于所述第一缺口的开口的宽度。

可选的，所述第二缺口的开口的宽度为160nm～220nm。

可选的，首次减薄的所述第一初始介质层的厚度为：50nm-300nm。

可选的，对所述第一初始介质层执行第一刻蚀工艺的刻蚀方法包括：湿法刻蚀。

可选的，所述湿法刻蚀的速率为

可选的，再次减薄所述第一初始介质层以形成第一介质层的方法包括：

在所述外延层顶表面和所述第一初始介质层顶表面上沉积掩模材料，以形成第二掩模材料层，其中所述掩模材料还填充所述第二缺口；

刻蚀所述第二掩模材料层以去除位于所述第一初始介质层顶表面上的所述掩模材料并保留填充在所述第二缺口内的所述掩模材料，以在所述外延层的顶表面形成第二掩模层；