[发明专利]半导体装置以及存储器系统

说明书

实施方式提供能够提高处理能力的半导体装置以及存储器系统。根据实施方式，半导体装置具备调节器(33)，调节器包括：第1晶体管(Mdrv)；第1电阻元件(RA)；第2电阻元件(RB)；第1电路(310)，向第1晶体管的栅极施加第1电压(Vpg)，第1动作模式时的第1偏置电流(IA)小于第2动作模式时的第2偏置电流(IA+IB)；第1电容器元件(C1)，一个电极连接于输出端子；以及第2电路(320)，连接于第1电容器元件的另一个电极，构成为，在第1动作模式时，不将第1电路与第1电容器元件电连接，并且向第1电容器元件施加第2电压(Vc1＿HP)，在第2动作模式时，将第1电路与第1电容器元件电连接。

关联申请

本申请享受以日本专利申请2020－42001号(申请日：2020年3月11日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置以及存储器系统。

背景技术

已知具备串联调节器的半导体装置以及存储器系统。

发明内容

实施方式提供能够提高处理能力的半导体装置以及存储器系统。

实施方式的半导体装置具备具有第1动作模式以及第2动作模式的调节器，调节器具备：第1晶体管，一端连接于电源电压布线，另一端连接于输出端子；第1电阻元件，一端连接于第1晶体管以及输出端子；第2电阻元件，一端连接于第1电阻元件的另一端，另一端连接于接地电压布线；第1电路，连接于第1晶体管的栅极，向第1晶体管的栅极施加与参照电压和被第1及第2电阻元件分压后的输出电压的差分相应的第1电压，第1动作模式中的第1偏置电流小于第2动作模式中的第2偏置电流；第1电容器元件，一个电极连接于输出端子；以及第2电路，连接于第1电容器元件的另一个电极，并构成为，在第1动作模式时，不将第1电路与第1电容器元件电连接，并且向第1电容器元件施加第2电压，在第2动作模式时，将第1电路与第1电容器元件电连接。

附图说明

图1是第1实施方式的半导体装置的框图。

图2是第1实施方式的半导体装置所具备的存储器芯片的框图。

图3是第1实施方式的半导体装置所具备的存储器芯片中包含的存储器单元阵列的电路图。

图4是第1实施方式的半导体装置所具备的电源电路的框图。

图5是第1实施方式的半导体装置所具备的电源电路中包含的HP模式用调节器的电路图。

图6是第1实施方式的半导体装置所具备的电源电路中包含的LP模式用调节器的电路图。

图7是表示第1实施方式的半导体装置所具备的电源电路中包含的HP模式用调节器中的各布线的电压的时序图。

图8是第2实施方式的第1例的半导体装置所具备的电源电路中包含的HP模式用调节器的电路图。

图9是表示第2实施方式的第1例的半导体装置所具备的电源电路中包含的HP模式用调节器中的各布线的电压的时序图。

图10是第2实施方式的第2例的半导体装置所具备的电源电路中包含的HP模式用调节器的电路图。

图11是表示第2实施方式的第2例的半导体装置所具备的电源电路中包含的HP模式用调节器中的各布线的电压的时序图。

图12是第2实施方式的第3例的半导体装置所具备的电源电路中包含的HP模式用调节器的电路图。

图13是第2实施方式的第4例的半导体装置所具备的电源电路中包含的HP模式用调节器的电路图。

图14是表示第2实施方式的第4例的半导体装置所具备的电源电路中包含的HP模式用调节器中的各布线的电压的时序图。