[发明专利]实现可快速测试的存储器内建自测试系统及其方法

说明书

本发明涉及一种实现可快速测试的存储器内建自测试系统，包括测试控制电路模块，接收外部的测试使能信号bist_en，用于控制测试电路的运转；测试向量选择电路模块用于根据测试向量选择信号pattern_sel选择一个或多个测试向量进行测试；测试向量产生电路模块用于产生测试向量；响应分析电路模块用于比较存储器中读取的数值与测试向量。本发明还涉及一种实现可快速测试的存储器内建自测试方法。采用了本发明的实现可快速测试的存储器内建自测试系统及其方法，对于其它存储器及算法同样适用，根据特定的存储器故障选择一个或多个不同的测试向量，不同的存储器故障可以选择不同的测试向量，适用于不同的存储器及算法。

技术领域

本发明涉及信息技术领域，尤其涉及测试电路设计领域，具体是指一种实现可快速测试的存储器内建自测试系统及其方法。

背景技术

随着信息技术的发展，IC设计越来越复杂，嵌入式存储器在SoC芯片中也占用了越来越多的面积，由于本身单元密度高，嵌入式存储器容易造成硅片缺陷，降低芯片的成品率，因此实现快速、有效的存储器测试也越来越重要。

目前，存储器内建自测试(memory built-in self-test,MBIST)是测试嵌入式存储器的一种经济有效的重要技术，MBIST通常采用一种或多种算法为测试存储器的缺陷类型而特别设计。对于传统测试方法而言，若存储器的位宽为N，则需要X组测试向量，其中，X＝log₂N+1。以下以2K×32bit的SRAM采用March C-算法测试为例进行介绍。

March C-算法是一种测试功能完备的算法，它覆盖的存储器故障有固定故障SAF、转换故障TF、耦合故障CF和地址译码故障AF。March C-算法表达式如下：

{↑(W0)；↑(R0，W1)；↑(R1，W0)；↓(R0，W1)；↓(R1，W0)；↓(R0)}

其中，↑和↓分别表示按照存储器地址升序和降序对地址单元进行读写操作，R0表示对存储单元进行读0操作，W0表示对存储单元进行写0操作，同样R1表示读1，W1表示写1。只有在完成了对当前存储单元规定的所有操作后才能继续执行对下一存储单元的操作。1组测试向量需要执行完上述算法的6个阶段(遍历6次地址)后才能进行下1组测试向量。对于2K×32bit的SRAM，其测试向量一共有6组，分别为：

也就是说，需要执行6次算法(遍历36次地址)，测试才完成。

如今，制作存储器的工艺都已经比较成熟，一种成熟的工艺往往只会产生的一种或几种相同的存储器缺陷，而有些缺陷却是从未出现过的，这个时候还一律用全部的测试向量进行测试，就做了很多无用功，浪费测试时间。此时，针对这种特定的缺陷选择一个或几个测试向量实现快速而有效的测试是很有必要的。

MBIST将测试电路设计到芯片内部，所有的测试过程都在芯片内部进行，外部只需要施加激励信号和观察测试结果。一般存储器内建自测试电路通常包括测试向量产生电路、测试控制电路和响应分析电路三部分。测试向量产生电路的功能是产生测试向量，测试向量的数量和数值是由待测存储器的位宽决定的，位宽越大测试向量的数量就越多。测试控制电路的功能是控制整个测试电路的运转，包括控制地址的升序与降序和存储器的读写。响应分析电路的功能是把从存储器中读取的数值与测试向量进行比较并得出测试是否成功的结果。如图1所示，只要外部给一个测试使能信号bist_en，测试电路就能自行测试，最后给出测试完成信号bist_done和测试成功信号bist_ok。

以2K×32bit的SRAM为例，其测试向量产生电路一共会产生6组测试向量，每次测试都需要把这6组测试向量测完，需要遍历36次地址。对于已知不会出现的存储器故障，还使用覆盖它的测试向量进行测试就会变得很低效，浪费测试成本。

发明内容