[发明专利]一种缓冲器、时钟网格电路和信号驱动方法

说明书

本申请提供了一种缓冲器、时钟网格电路和信号驱动方法，上述缓冲器包括至少一个缓冲单元，每个缓冲单元的至少一侧设置有去耦单元，每个缓冲单元布局一条电源线和一条地线；为该缓冲单元设置的去耦单元与该缓冲单元共用电源线和/或地线，当与该缓冲单元共用电源线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的地线；当与该缓冲单元共用地线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的电源线，其中：所述去耦单元，用于稳定所述缓冲器的电源电压；每条电源线，用于与电源的输入端连接；每条地线，用于与地端连接。由此提高了缓冲器的驱动能力，且提升了缓冲器的电源稳定性。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种缓冲器、时钟网格电路和信号驱动方法。

背景技术

普通的缓冲器一般驱动能力比较小，无法应用到大驱动能力的电路中，而且目前普通存在的缓冲器一般应用于模拟集成电路中，结构复杂，且仅作为一个单独的模块来使用，对应数字集成电路来说，需要专门定制缓冲器来满足需求。

因此，如何提供一种驱动能力较大的缓冲器是值得考虑的技术问题之一。

发明内容

有鉴于此，本申请提供一种缓冲器、时钟网格电路和信号驱动方法，用以解决现有的缓冲器驱动能力小的问题。

具体地，本申请是通过如下技术方案实现的：

根据本申请的第一方面，提供一种缓冲器，至少一个缓冲单元，每个缓冲单元的至少一侧设置有去耦单元，每个缓冲单元布局一条电源线和一条地线；为该缓冲单元设置的去耦单元与该缓冲单元共用电源线和/或地线，当与该缓冲单元共用电源线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的地线；当与该缓冲单元共用地线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的电源线，其中：

所述去耦单元，用于稳定所述缓冲器的电源电压；

每条电源线，用于与电源的输入端连接；

每条地线，用于与地端连接。

根据本申请的第二方面，提供一种时钟网格电路，包括本申请实施例第一方面所提供的缓冲器。

根据本申请的第三方面，提供一种信号驱动方法，应用于包括本申请实施例第一方面所提供的缓冲器的集成电路中，所述方法，包括：

通过所述缓冲器输出时钟信号；

利用所述时钟信号驱动所述集成电路工作。

本申请实施例的有益效果：

本申请实施例提供的缓冲器、时钟网格电路和信号驱动方法，具有实现大的驱动能力，小的信号延迟delay以及引入的寄生参数小的特点。通过在缓冲单元的至少一侧设置去耦单元，可以提高电源电压的稳定性；以及，通过为每个缓冲单元布局一条电源线和一条地线，当接入电源时，由于每个缓冲单元都接一条电源线，相当于每个缓冲单元都输出电流，最终缓冲器输出的电流为各个缓冲单元的电流之和，也就是说缓冲器具有较大的驱动电流，这样，当缓冲器接入负载时，可以驱动较大的负载，即，有效提升了缓冲器的驱动能力。

附图说明

图1是本申请实施例提供的一种方位示意图；

图2是本申请实施例提供的一种缓冲器的结构示意图；

图3是本申请实施例提供的单个缓冲单元设置去耦单元的示意图；

图4是本申请实施例提供的包括2个缓冲单元的缓冲器的结构示意图；

图5是本申请实施例提供的天线单元的结构示意图；

图6是本申请实施例提供的横向排列的缓冲器的结构示意图；