[发明专利]垂直半导体器件

说明书

提供一种垂直半导体器件，其包括衬底、形成在衬底上的单元阵列区域和焊盘区域及栅极图案和相应的绝缘层。栅极图案在与衬底的上表面垂直的垂直方向上堆叠。每个栅极图案在衬底的单元阵列区域和焊盘区域上沿与衬底的上表面平行的第一方向延伸。栅极图案包括分别位于栅极图案的在第一方向上的边缘部分处的焊盘。相应的绝缘层位于在垂直方向上相邻的栅极图案之间。焊盘区域上的栅极图案和绝缘层用作焊盘结构，焊盘结构包括具有台阶形状的第一阶梯结构、具有台阶形状且设置在第一阶梯结构下方的第二阶梯结构、位于第一与第二阶梯结构之间的平坦表面部分和形成在平坦表面部分上的虚设阶梯结构。虚设阶梯结构与第一和第二阶梯结构中的每一者间隔开。

相关申请的交叉引用

本申请要求于2019年9月26日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2019-0118949的优先权，其内容通过引用整体合并于此。

技术领域

示例实施例涉及垂直半导体器件。更具体地，示例实施例涉及垂直NAND(VNAND)闪存器件。

背景技术

在VNAND闪存器件中，每个存储单元的栅极图案沿水平方向延伸，并且栅极图案的边缘部分可以用作具有台阶形状的焊盘结构。为了形成焊盘结构，首先，可以在衬底上形成模制结构。模制结构可以包括阶梯结构和平坦表面部分。平坦表面部分可以具有相对宽的平坦表面，并且阶梯结构可以分别形成在平坦表面部分的上方和下方。在形成模制结构之后，可以测量模制结构中包括的图案的宽度。然而，要获得对模制结构中包括的图案的宽度的精确测量并不容易。

发明内容

示例实施例提供了一种垂直半导体器件。

根据示例实施例，一种垂直半导体器件包括：衬底；单元阵列区域，所述单元阵列区域包括存储单元，所述单元阵列区域形成在所述衬底上；焊盘区域，所述焊盘区域形成在所述衬底上，并且所述焊盘区域中形成有电连接所述存储单元的接触栓。所述垂直半导体器件还包括：栅极图案，所述栅极图案在与所述衬底的上表面垂直的垂直方向上堆叠，每个所述栅极图案在所述单元阵列区域和所述焊盘区域上沿与所述衬底的所述上表面平行的第一方向延伸，并且所述栅极图案包括焊盘，所述焊盘分别设置在所述焊盘区域中且设置在所述相应的栅极图案的在所述第一方向上的边缘部分处；绝缘层，所述绝缘层分别位于在所述垂直方向上相邻的栅极图案之间；以及沟道结构，所述沟道结构位于所述单元阵列区域中并穿过所述栅极图案，所述沟道结构沿所述垂直方向延伸。位于所述焊盘区域上的所述栅极图案和所述绝缘层用作焊盘结构，并且所述焊盘结构包括具有台阶形状的第一阶梯结构、具有台阶形状并设置在所述第一阶梯结构下方的第二阶梯结构、位于所述第一阶梯结构与所述第二阶梯结构之间的平坦表面部分以及形成在所述平坦表面部分上的虚设阶梯结构，所述第二阶梯结构在所述第一方向上与所述第一阶梯结构间隔开。

根据示例实施例，一种垂直半导体器件包括：衬底；单元阵列区域和焊盘区域，所述单元阵列区域和所述焊盘区域形成在所述衬底上；栅极图案，所述栅极图案在与所述衬底的上表面垂直的垂直方向上堆叠，每个所述栅极图案在所述衬底的所述单元阵列区域和所述焊盘区域上沿与所述衬底的所述上表面平行的第一方向延伸，并且所述栅极图案包括分别位于所述栅极图案的在所述第一方向上的边缘部分处的焊盘；绝缘层，所述绝缘层分别位于在所述垂直方向上相邻的栅极图案之间；沟道结构，所述沟道结构位于所述单元阵列区域上并穿过所述栅极图案，所述沟道结构沿所述垂直方向延伸；以及接触栓，所述接触栓沿所述垂直方向延伸，并且分别接触所述焊盘的上表面。位于所述焊盘区域上的所述栅极图案和所述绝缘层用作焊盘结构，并且所述焊盘结构包括具有台阶形状并包括所述焊盘的第一阶梯结构、设置在所述第一阶梯结构下方的第二阶梯结构、位于所述第一阶梯结构与所述第二阶梯结构之间的平坦表面部分以及形成在所述平坦表面部分上的虚设阶梯结构，所述第二阶梯结构具有台阶形状并包括所述焊盘；并且所述虚设阶梯结构延伸到所述焊盘结构的在与所述第一方向垂直的第二方向上的相对的最外端。