[发明专利]半导体结构及其形成方法在审
申请号: | 202010762870.8 | 申请日: | 2020-07-31 |
公开(公告)号: | CN114068497A | 公开(公告)日: | 2022-02-18 |
发明(设计)人: | 呼翔 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64;H01L49/02;H01L21/82 |
代理公司: | 上海知锦知识产权代理事务所(特殊普通合伙) 31327 | 代理人: | 高静 |
地址: | 201203 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 | ||
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,包括用于形成晶体管的器件区和用于形成电阻结构的电阻区;
在所述基底上形成栅极,平行于所述基底且沿栅极延伸的方向为纵向,与所述纵向垂直的方向为横向;
在所述栅极露出的基底中形成半导体层,位于所述器件区的半导体层用于形成源漏掺杂层,沿所述纵向位于所述电阻区的相邻半导体层相接触,用于形成电阻结构。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述基底包括衬底;
或者,所述基底包括衬底和分立于所述衬底上的沟道结构,所述沟道结构沿所述横向延伸且沿所述纵向间隔排布;
所述栅极横跨多个所述沟道结构,且覆盖所述沟道结构的部分顶部和部分侧壁;
所述半导体层形成在所述栅极露出的所述沟道结构中。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述沟道结构为鳍部;
或者,所述沟道结构为一个或多个堆叠的沟道叠层,所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述半导体层的步骤包括:在所述栅极露出的基底中形成凹槽;
在所述凹槽中形成所述半导体层。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,形成所述半导体层的工艺包括外延工艺。
6.如权利要求4所述的半导体结构的形成方法,其特征在于,在所述凹槽中形成所述半导体层的步骤包括:在所述凹槽中形成外延层,且在形成所述外延层的过程中原位自掺杂离子,形成所述半导体层。
7.如权利要求1至6任一项所述的半导体结构的形成方法,其特征在于,形成所述电阻结构的步骤还包括:在形成所述半导体层之后,对位于所述电阻区的半导体层进行离子掺杂,形成所述电阻结构。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,对位于所述电阻区的半导体层进行离子掺杂的离子包括B、P和Si中的一种或多种离子。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述栅极的过程中,位于所述电阻区的所述栅极的数量至少为两个,包括沿纵向延伸的主栅极;
沿横向位于所述主栅极之间的基底中的所述半导体层用于形成电阻结构。
10.如权利要求9所述的半导体结构的形成方法,其特征在于,所述栅极还包括:沿横向位于所述两个主栅极两侧的边缘栅极,所述主栅极与边缘栅极之间沿所述横向间隔排列;
在形成所述半导体层的步骤中,在所述电阻区上,沿横向位于相邻所述主栅极之间基底中的半导体层用于形成电阻结构,沿横向位于所述主栅极和边缘栅极之间基底中的半导体层用于形成伪电阻结构。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述半导体结构的形成方法还包括:在所述基底上形成覆盖源漏掺杂层和电阻结构的第一介质层;形成贯穿所述第一介质层且与所述电阻结构相接触的电阻互连线;
形成所述电阻互连线的步骤中,还形成贯穿所述源漏掺杂层上方的第一介质层且与所述源漏掺杂层相接触的源漏互连线。
12.如权利要求11所述的半导体结构的形成方法,其特征在于,所述半导体结构的形成方法还包括:在所述第一介质层上形成第二介质层;在所述第二介质层中形成与所述电阻互连线相接触的导电插塞。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010762870.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种网络编排方法、装置、设备和存储介质
- 下一篇:半导体结构及其形成方法