[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上形成有初始沟道叠层，所述初始沟道叠层的延伸方向为第一方向，所述初始沟道叠层包括交替堆叠的多个牺牲层和多个沟道层；

形成横跨所述初始沟道叠层的伪栅结构，所述伪栅结构包括沿所述第一方向的尺寸为第一尺寸的顶部结构和沿所述第一方向的尺寸为第二尺寸的底部结构，所述第一尺寸小于所述第二尺寸，所述伪栅结构覆盖部分初始沟道叠层的侧壁和顶部；

去除所述伪栅结构两侧的初始沟道叠层，形成目标沟道叠层；

在所述伪栅结构两侧形成掺杂结构，所述掺杂结构与所述目标沟道叠层中的沟道层相接；

在所述伪栅结构两侧形成掺杂结构之后，在所述伪栅结构和所述目标沟道叠层中的牺牲层占据的空间内形成栅极结构。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成横跨所述初始沟道叠层的伪栅结构之后，所述去除所述伪栅结构两侧的初始沟道叠层之前，还包括：

在所述伪栅结构的两侧形成侧墙，其中，位于所述顶部结构侧面的侧墙的厚度大于位于所述底部结构侧面的侧墙，且位于所述底部结构侧面的侧墙与位于所述顶部结构侧面的侧墙的厚度差等于所述第二尺寸与所述第一尺寸的差值的1/2。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述在所述伪栅结构的两侧形成侧墙，包括：

形成保形覆盖所述基底具有所述伪栅结构一侧的第一侧墙材料层；

形成保形覆盖所述第一侧墙材料层的第二侧墙材料层，所述第二侧墙材料层的厚度大于或等于所述第二尺寸和所述第一尺寸的差值；

去除所述伪栅结构顶部、所述衬底表面的第一侧墙材料层和第二侧墙材料层，以及所述伪栅结构侧面凸出的第二侧墙材料层，在所述伪栅结构的两侧形成侧墙。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述在所述伪栅结构两侧形成掺杂结构之后，所述形成栅极结构之前，还包括：

去除所述侧墙中的第二侧墙材料层。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成横跨所述初始沟道叠层的伪栅结构，包括：

形成覆盖所述基底具有所述初始沟道叠层一侧的伪栅材料层；

在所述伪栅材料层上形成图形化的第一伪栅掩膜层，所述第一伪栅掩膜层包括至少一个第一掩膜图形，所述第一掩膜图形沿第一方向的尺寸为第二尺寸；

以所述第一伪栅掩膜层为掩膜刻蚀所述伪栅材料层，形成初始伪栅结构；

在所述初始伪栅结构上形成图形化的第二伪栅掩膜层，所述第二伪栅掩膜层包括至少一个第二掩膜图形，所述第二掩膜图形沿第一方向的尺寸为第一尺寸；

以所述第二伪栅掩膜层为掩膜刻蚀去除部分厚度的初始伪栅结构，形成顶部尺寸为第一尺寸，底部尺寸为第二尺寸的伪栅结构，其中，以具有第一尺寸的部分作为伪栅结构的顶部结构，以具有第二尺寸的部分作为伪栅结构的底部结构。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述伪栅结构两侧的初始沟道叠层之后，所述在所述伪栅结构两侧形成掺杂结构之前，还包括：

刻蚀所述目标沟道叠层侧壁暴露的牺牲层，使剩余的牺牲层侧面形成由与所述牺牲层相邻的沟道层限定的容纳空间；

在所述容纳空间内形成内侧墙。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述牺牲层包括与所述伪栅结构的顶部结构相对应的第一牺牲层和与所述伪栅结构的底部结构相对应的第二牺牲层，在第一刻蚀工艺中，所述第一牺牲层的刻蚀速率大于所述第二牺牲层的刻蚀速率。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一牺牲层和所述第二牺牲层为锗化硅，且所述第一牺牲层的锗含量大于所述第二牺牲层的锗含量。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的锗含量的百分比值与所述第二牺牲层的锗含量的百分比值的差为5％～20％。