[发明专利]半导体结构的制作方法

说明书

一种半导体结构的制作方法，制作方法包括：提供基底，所述基底包括衬底以及位于所述衬底上多个分立的鳍部，所述基底包括相邻的器件区和隔离区，所述衬底上形成有金属栅极结构，所述金属栅极结构横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述金属栅极结构露出的所述衬底上形成有层间介质层，所述层间介质层覆盖所述金属栅极结构的侧壁；进行干法刻蚀处理，依次刻蚀所述隔离区中的所述金属栅极结构以及位于所述金属栅极结构下方的所述鳍部，形成由所述层间介质层和剩余的所述基底围成的隔离槽；在所述隔离槽中形成隔离结构，从而简化形成所述隔离结构的工艺步骤。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的制作方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构的制作方法，简化形成所述隔离槽的工艺步骤。

为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底包括衬底以及位于所述衬底上多个分立的鳍部，所述基底包括相邻的器件区和隔离区，所述衬底上形成有金属栅极结构，所述金属栅极结构横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述金属栅极结构露出的所述衬底上形成有层间介质层，所述层间介质层覆盖所述金属栅极结构的侧壁；进行干法刻蚀处理，依次刻蚀所述隔离区中的所述金属栅极结构以及位于所述金属栅极结构下方的所述鳍部，形成由所述层间介质层和剩余的所述基底围成的隔离槽；在所述隔离槽中形成隔离结构。

可选的，形成所述层间介质层和所述金属栅极结构的步骤包括：在所述基底上形成层间介质层，所述层间介质层中形成有横跨所述鳍部的栅极开口；在所述栅极开口中形成金属栅极结构，所述金属栅极结构包括保形覆盖所述栅极开口的底部和侧壁的功函数层、以及覆盖所述功函数层并填充于所述栅极开口中的栅电极层。

可选的，在所述栅极开口中形成金属栅极结构之前，还包括：形成保形覆盖所述栅极开口的底部和侧壁的高k栅介质层；刻蚀所述隔离区中的所述金属栅极结构的步骤中，以所述高k栅介质层作为刻蚀停止层；所述干法刻蚀处理的步骤还包括：在刻蚀所述隔离区中的所述金属栅极结构后，刻蚀所述鳍部之前，还包括：刻蚀位于所述衬底顶部和所述鳍部顶部的所述高k栅介质层。

可选的，刻蚀所述隔离区中的所述金属栅极结构的步骤中，所述金属栅极结构和所述高k栅介质层的刻蚀选择比大于10:1。

可选的，刻蚀所述隔离区中的所述金属栅极结构之前，还包括：形成覆盖所述层间介质层和金属栅极结构的硬掩膜层；所述干法刻蚀处理的步骤还包括：在刻蚀所述隔离区中的所述金属栅极结构之前，刻蚀所述隔离区中的所述硬掩膜层，形成位于所述金属栅极结构上方的掩膜开口；形成所述隔离槽的步骤中，以所述硬掩膜层为掩膜，沿所述掩膜开口依次刻蚀所述金属栅极结构以及位于所述金属栅极结构下方的所述鳍部。

可选的，所述干法刻蚀处理的步骤还包括：在刻蚀所述鳍部后，刻蚀部分厚度的所述衬底。