[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，包括分立的器件单元区，所述器件单元区包括多个沿第一方向间隔排布的子器件区，所述子器件区的基底上形成有多个沿第二方向延伸且沿第一方向间隔排列的叠层结构，所述第二方向垂直于第一方向，所述叠层结构包括一个或多个堆叠的沟道叠层，沿所述第一方向所述叠层结构之间形成有覆盖所述叠层结构侧壁的介电墙；

形成横跨所述叠层结构和介电墙的伪栅；

在所述子器件区的伪栅两侧的叠层结构中形成凹槽，露出所述介电墙的侧壁；

沿第一方向，对所述凹槽露出的介电墙的侧壁进行减薄处理；

在所述减薄处理后，在所述凹槽中形成源漏掺杂层，所述源漏掺杂层与介电墙的侧壁之间具有间隔；

在形成所有子器件区的源漏掺杂层之后，形成覆盖所述源漏掺杂层的顶面和侧壁，且填充于所述源漏掺杂层与介电墙之间的接触孔插塞。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述器件单元区包括沿第一方向间隔排列的第一子器件区和第二子器件区，所述第一子器件区用于形成第一型晶体管，所述第二子器件区用于形成第二型晶体管，所述第一型晶体管和第二型晶体管的掺杂类型不同；所述介电墙形成在第一子器件区的沟道叠层和第二子器件区的沟道叠层之间；

在所述第一子器件区的伪栅两侧的叠层结构中形成第一凹槽；沿第一方向，对第一凹槽露出的介电墙侧壁进行减薄处理；在对第一凹槽露出的介电墙侧壁进行减薄处理后，在所述第一凹槽中形成第一源漏掺杂层，第一源漏掺杂层与介电墙侧壁之间具有间隔；

在所述第二子器件区的伪栅两侧的叠层结构中形成第二凹槽；沿第一方向，对第二凹槽露出的介电墙侧壁进行减薄处理；在对第二凹槽露出的介电墙侧壁进行减薄处理后，在所述第二凹槽中形成第二源漏掺杂层，第二源漏掺杂层与介电墙侧壁之间具有间隔。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，进行减薄处理的工艺包括干法刻蚀工艺。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，在提供基底的步骤中，沿所述第一方向，所述介电墙的宽度为第一尺寸；

进行减薄处理的过程中，沿第一方向对介电墙单侧侧壁的减薄厚度为第二尺寸，所述第二尺寸大于或等于第一尺寸的5％，且小于第一尺寸的50％。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，进行减薄处理的过程中，沿第一方向对介电墙的单侧侧壁的减薄厚度为1nm至10nm。

6.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成第一源漏掺杂层之后，形成所述第二凹槽；

形成所述第一凹槽的步骤包括：在所述第二子器件区上形成第一掩膜层；以所述第一掩膜层和伪栅为掩膜，刻蚀所述第一子器件区的叠层结构，形成所述第一凹槽；

以所述第一掩膜层为掩膜，沿所述第一方向，对所述第一凹槽露出的介电墙侧壁进行减薄处理；

在对第一凹槽露出的介电墙侧壁进行减薄处理后，在所述第一凹槽中形成所述第一源漏掺杂层。

7.如权利要求3所述的半导体结构的形成方法，其特征在于，进行减薄处理的过程中，所述干法刻蚀工艺的刻蚀气体包括碳氟气体，干法刻蚀工艺的参数包括：工艺压强为2mtorr至100mtorr，气体流量为10sccm至1000sccm。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成源漏掺杂层后，形成接触孔插塞之前，所述半导体结构的形成方法还包括：在所述伪栅侧部的基底上形成覆盖源漏掺杂层的层间介质层，所述层间介质层还填充于源漏掺杂层与所述介电墙之间；

形成所述接触孔插塞的步骤包括：刻蚀位于所述源漏掺杂层上方、位于源漏掺杂层侧壁、以及位于所述源漏掺杂层和介电墙之间的层间介质层，形成露出所述源漏掺杂层的顶面和侧壁的接触孔；在所述接触孔中形成接触孔插塞。