[发明专利]一种微展频小数分频器、锁相环、芯片及微展频控制方法

权利要求书

1.一种微展频小数分频器,其特征在于,该微展频小数分频器设置在锁相环中,该微展频小数分频器包括预设小数分频器、SDM调制器和微展频控制器；预设小数分频器设置的分频输出端与锁相环的鉴频鉴相器的反馈输入端相连接，预设小数分频器设置的分频输入端与锁相环的压控振荡器的输出端相连接；

该微展频小数分频器，用于将所述预设小数分频器预先配置的分频比小数部分与所述微展频控制器的预设待调制数相加，再将相加结果输入所述SDM调制器，使得所述SDM调制器调制输出给所述预设小数分频器的锁相环的调制分频比小数部分的平均值跟随这个相加结果变化,且所述SDM调制器调制输出给所述预设小数分频器的锁相环的调制分频比小数部分在第一调制周期平均值保持不变；

其中，所述SDM调制器每完成输入的相加结果在一个第二调制周期的调制输出，所述微展频控制器移位输出新的预设待调制数，直到所述微展频控制器在第一调制周期完成输出所有的预设待调制数，并开始下一个第一调制周期，如此迭代实现所述微展频小数分频器的循环调制；第一调制周期与第二调制周期的比值是所述微展频控制器的预设待调制数的数目，是一种经验数值；

其中，所述微展频小数分频器调制输出的用于所述压控振荡器的输出信号的分频比是由所述预设小数分频器预先配置的分频比整数部分和基于所述SDM调制器和所述微展频控制器循环调制的输出值相加所得，基于所述SDM调制器和所述微展频控制器循环调制的输出值是锁相环的调制分频比小数部分。

2.根据权利要求1所述微展频小数分频器,其特征在于，所述微展频控制器包括时钟生成器、计数累加器、调制数存储器和调制数选择器；

时钟生成器，用于每当所述SDM调制器完成输入的相加结果在一个所述第二调制周期的调制输出时，产生驱动时钟信号；

计数累加器，用于在时钟生成器每产生一个驱动时钟信号时执行加一计数处理，直到计数值达到最大预设计数值时，清零重新计数；

调制数选择器，用于根据计数累加器输出的计数值，从调制数存储器中选择存储顺序相对应的所述预设待调制数输出，实现在每一个所述第二调制周期移位输出一个新的所述预设待调制数，以参与所述预设小数分频器预先配置的分频比小数部分的加法操作；

其中，调制数存储器内存储的所有的所述预设待调制数的平均值是0，且所述预设待调制数的数量级小于所述预设小数分频器预先配置的分频比小数部分的。

3.根据权利要求2所述微展频小数分频器,其特征在于，所述SDM调制器是现有技术的SDM调制器，所述SDM调制器内部的MASH结构包括但不限于MASH1-1结构、MASH2-1结构、MASH1-1-1结构；

所述SDM调制器内部的MASH结构所包括的第一级的累加器的累加输出端连接到所述时钟生成器的输入端，用于在所述SDM调制器完成所述小数部分分频输入端的和值在一个所述第二调制周期的调制输出时，电平信号翻转为高电平以驱动所述时钟生成器产生驱动时钟信号。

4.根据权利要求3所述微展频小数分频器,其特征在于，所述SDM调制器内部的MASH结构所包括的第一级的累加器的输入端输入所述预设小数分频器预先配置的分频比小数部分与所述微展频控制器在一个所述第二调制周期输出的预设待调制数的和值后，输出基于所述SDM调制器和所述微展频控制器循环调制的按照一个所述第二调制周期输出的已调制数组，这个已调制数组中的每一个已调制数在所述第二调制周期内的输出作为所述锁相环的调制分频比小数部分，其中，这个已调制数组中所有已调制数全部输出的时间为一个所述第二调制周期，第二调制周期的周期长度跟随上述和值的变化而变化。

5.根据权利要求4所述微展频小数分频器,其特征在于，所述调制数选择器设置的控制信号输入端连接所述计数累加器的输出端，所述调制数选择器设置的调制数输入端连接所述调制数存储器的输出端；

所述预设待调制数以待调制数组的结构方式存储在所述调制数存储器内，所述调制数存储器被配置为根据所述计数累加器加一处理信号从待调制数组中移位输出所述预设待调制数；

其中，这个待调制数组中的每一个所述预设待调制数在所述第二调制周期内输出作为所述微展频控制器的一次输出结果；这个待调制数组中所有的所述预设待调制数全部输出的时间为所述第一调制周期。