[发明专利]一种微展频小数分频器、锁相环、芯片及微展频控制方法

说明书

本发明公开一种微展频小数分频器、锁相环、芯片及微展频控制方法，该微展频小数分频器设置在锁相环中,微展频小数分频器用于将所述预设小数分频器预先配置的分频比小数部分与所述微展频控制器预设待调制数相加，再将相加结果输入所述SDM调制器，使得所述SDM调制器调制输出给所述预设小数分频器的锁相环的调制分频比小数部分的平均值跟随上述相加结果变化；其中，所述SDM调制器每完成输入的相加结果在一个第二调制周期的调制输出，所述微展频控制器移位输出新的预设待调制数，直到所述微展频控制器在第一调制周期完成输出所有的预设待调制数，如此迭代实现所述微展频小数分频器的循环调制，从而降低调制输出的小数杂散的干扰程度。

技术领域

本发明属于小数分频技术领域，尤其涉及一种微展频小数分频器、锁相环、芯片及微展频控制方法。

背景技术

锁相环（PLL）是一种十分重要的功能系统，其应用比较广泛，比如：锁相环在一个芯片系统中提供一种或多种频率的时钟信号、锁相环用于为接收机中产生本振信号、锁相环在其所属的通信系统中保持同步，主要包括鉴频鉴相器（PFD）、电荷泵（CP）、低通滤波器（LPF）、压控振荡器（VCO）和分频器（N）；鉴频鉴相器接收锁相环输出的反馈时钟信号，并与输入的参考时钟进行相位比较，从而产生相位误差信号UP和DN，这两个相位误差信号用于控制电荷泵对低通滤波器的电流流入和流出，从而调节低通滤波器的输出电压VC,这个输出电压VC作为压控振荡器输入的控制电压，用以改变压控振荡器输出的时钟信号频率，然后通过分频器对压控振荡器输出的时钟信号进行分频，作为反馈时钟输入到鉴频鉴相器，从而调整鉴频鉴相器输出的控制信号，如此循环直到锁相稳定，本地产生的参考时钟信号频率与压控振荡器输出的时钟信号频率相等或者呈倍数N关系，即输出电压与输入电压的相位被锁住。

为了产生任意频率的可配置的时钟，最常用的是小数分频的锁相环，通过对锁相环的分频系数进行调制，使得输出的时钟信号的频率与输入时钟频率比值为预设的小数，为了优化小数分频的锁相环的小数杂散，通常采用SDM调制器周期性地切换所述分频器中的分频数，由此实现平均意义上的小数分频，并能将小数分频的周期性进行扩展，从而一定程度上的抑制小数杂散，但是小数杂散依然严重；并且在锁相环中，不论是传统的整数分频还是小数分频，都会产生电磁干扰，影响锁相环系统的其他部分，即使是使用了常用的展频技术，还是会导致输出时钟的质量下降。

发明内容

为了解决传统小数SDM锁相环的伪随机序列仍然导致小数杂散严重的问题，本技术方案通过对传统的小数分频中小数调制数的提前微调制，将原本固定不变的小数值调制为一个数组，该数组平均值为调制前的小数值，通过SDM调制器去调制这一个经过微调制的小数数组，在保证锁相环的输出信号质量的同时，解决传统小数SDM锁相环的伪随机序列仍然导致小数杂散严重的问题，并且大幅度降低输出时钟电磁干扰。