[发明专利]半导体结构及半导体结构的形成方法

说明书

一种半导体结构及半导体结构的形成方法，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括第二区和第一区，所述衬底第一面上具有第一隔离层；位于衬底第一区内的第一连接层，所述第一连接层从衬底第一面向第二面延伸，且部分所述第一连接层位于所述第一隔离层内；位于第一连接层与衬底之间的第一绝缘层；位于衬底第一区内的第一开口，所述第一开口从衬底第二面向衬底第一面延伸并暴露出部分所述第一隔离层的表面，所述第一开口暴露出所述第一连接层表面的第一绝缘层；位于第一开口侧壁表面的第二绝缘层；位于第一开口内的第二连接层，所述第二连接层与所述第一连接层电连接。所述半导体结构的性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

随着半导体技术节点的持续缩小，逻辑半导体标准单元的尺寸也随之缩小。需要提高逻辑半导体电路的密度，以使标准单元的尺寸做到极小。

目前，采用微缩的方式以提高逻辑半导体电路的密度。然而，微缩方式提高的逻辑半导体电路的密度有限。因此，提出了降低晶体管单元高度的方式以提高逻辑半导体电路的密度，即减少标准单元鳍部的数量及嵌入电源线(Buried Power Rail，简称BPR)。嵌入电源线通常和背面功率传输网络(back-side power deliver network，简称back-side PDN)搭配使用以提升压降。

然而，现有的嵌入电源线和背面功率传输网络搭配使用性能还有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括第二区和第一区，所述衬底第一面具有第一隔离层；位于衬底第一区内的第一连接层，所述第一连接层从衬底第一面向第二面延伸，且部分所述第一连接层位于所述第一隔离层内；位于第一连接层与衬底之间的第一绝缘层；位于衬底第一区内的第一开口，所述第一开口从衬底第二面向衬底第一面延伸并暴露出部分所述第一隔离层的表面，所述第一开口暴露出所述第一连接层表面的第一绝缘层；位于第一开口侧壁表面的第二绝缘层；位于第一开口内的第二连接层，所述第二连接层与所述第一连接层电连接。

可选的，所述第二绝缘层暴露出所述第一连接层朝向衬底第二面的底部表面和侧壁表面。

可选的，所述第一开口底部还延伸到所述第二区内。

可选的，所述第二绝缘层还位于所述第一连接层侧壁表面。

可选的，所述第一连接层朝向衬底第二面的底部具有第一尺寸，所述第一开口的底部具有第二尺寸，所述第二尺寸大于所述第一尺寸。

可选的，所述第二尺寸为所述第一尺寸的1.2倍～6倍。

可选的，所述第二绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

可选的，还包括：位于衬底第二面表面的第三绝缘层。

可选的，所述第三绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

可选的，所述衬底第一面上还具有：第二隔离层、位于第二隔离层内的有源器件以及位于第一隔离层内和第二隔离层内的互连结构，所述互连结构与第一连接层电连接；所述第二隔离层位于第一隔离层上，所述有源器件位于第二区上。