[发明专利]OTP存储单元及OTP存储阵列器件

说明书

本发明提供了一种OTP存储单元，该OTP存储单元包括：衬底；形成在所述衬底上的一个选择MOS晶体管，该选择MOS晶体管包括依次形成在所述衬底之上的第一栅氧化层和第一栅极，还包括在所述第一栅极两侧的所述衬底中分别形成的第一源区和第一漏区；形成在所述衬底上的至少一个第一型存储MOS晶体管，每一所述第一型存储MOS晶体管的结构形成与所述第一源区串联的两个等效电容，所述两个等效电容并联。相应地，本发明还提供了一种OTP存储阵列器件。

技术领域

本发明涉及半导体器件的设计加工领域，尤其涉及一种OTP存储单元及 OTP存储阵列器件。

背景技术

在嵌入式非挥发性存储器领域，基于反熔丝结构的一次可编程(One TimeProgrammable，OTP)存储器因其高稳定性、编程容易等优点，被广泛应用于模拟电路微调、密钥和芯片ID存储、SRAM/DRAM冗余设计、RFID等。

现有技术中通常使用晶片来加工出OTP器件，该晶片中包含多个被隔离开来的最小晶体管区域，每一所述最小晶体管区域中包含多个已经形成基本结构的晶体管。进一步地，使用所述最小晶体管区域充当构建单个OTP存储单元的基础，即从所述多个最小晶体管区域中选择部分或全部来构建OTP器件中的 OTP存储单元，最终多个最小晶体管区域中的OTP存储单元共同组成整体的 OTP器件。以鳍形场效应晶体管制程实现的FinFET(FinField-Effect Transistor，鳍式场效应晶体管)晶片为例，该FinFET晶片中的最小晶体管区域包括4个可用的鳍形场效应晶体管，在构建OTP存储单元时，选用上述4个鳍形场效应晶体管来形成例如1T1C(1transistor 1capacitor，1晶体管1电容器)、2T、3T等现有的OTP存储单元结构。

因此，如何充分地利用晶片上的最小晶体管区域来构建高性能的OTP存储单元，成为了目前OTP器件的研究热点之一。

发明内容

本发明的目的在于提供一种OTP存储单元，该OTP存储单元可以利用各种常见制程的晶片上的最小晶体管区域来构建，以减少工艺复杂度和加工成本。

本发明提供了一种OTP存储单元，该OTP存储单元包括：

衬底；

形成在所述衬底上的一个选择MOS晶体管，该选择MOS晶体管包括依次形成在所述衬底之上的第一栅氧化层和第一栅极，还包括在所述第一栅极两侧的所述衬底中分别形成的第一源区和第一漏区；

形成在所述衬底上的至少一个第一型存储MOS晶体管，每一所述第一型存储MOS晶体管的结构形成与所述第一源区串联的两个等效电容，所述两个等效电容并联。

根据本发明的一个方面，该OTP存储单元还包括：形成在所述衬底上的至少一个第二型存储MOS晶体管，每一所述第二型存储MOS晶体管的结构形成与所述第一源区串联的一个等效电容。

根据本发明的另一个方面，该OTP存储单元中所述第一型存储MOS晶体管和第二型存储MOS晶体管包括：依次形成在所述衬底之上的第二栅氧化层和第二栅极；形成在所述第二栅氧化层下部的所述衬底中的掺杂区，所述掺杂区与所述第一源区短接。

根据本发明的另一个方面，该OTP存储单元中所述掺杂区与所述第一源区在所述衬底中集成在一起以形成短接；或所述掺杂区与所述第一源区通过接触线连接。

根据本发明的另一个方面，该OTP存储单元中所述掺杂区包括在所述第二栅极靠近所述第一栅极的一侧的所述衬底中形成的第二漏区。

根据本发明的另一个方面，该OTP存储单元中所述掺杂区包括在所述第二栅极两侧的所述衬底中分别形成的第二源区和第二漏区；所述第二源区和所述第二漏区通过短接线连接。

根据本发明的另一个方面，该OTP存储单元还包括：与所述第一栅极短接的字线、与所述第一漏区短接的位线以及与所述第二栅极短接的编程线。