[发明专利]沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法在审
申请号: | 202010783147.8 | 申请日: | 2020-08-06 |
公开(公告)号: | CN111883584A | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 卢烁今 | 申请(专利权)人: | 苏州华太电子技术有限公司 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L21/28;H01L29/739;H01L29/78;H01L21/331;H01L21/336 |
代理公司: | 南京利丰知识产权代理事务所(特殊普通合伙) 32256 | 代理人: | 赵世发 |
地址: | 215000 江苏省苏州市工*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 功率 器件 提高 栅极 击穿 电压 方法 | ||
1.一种沟槽栅功率器件,其特征在于包括半导体基材和栅极,所述半导体基材内分布有至少一个沟槽,所述栅极设置在所述沟槽内,所述沟槽内壁与栅极之间设置有栅介质层,并且在所述沟槽的深度方向上,所述栅极的顶端低于所述沟槽的槽口。
2.根据权利要求1所述的沟槽栅功率器件,其特征在于:所述栅极的顶端比所述沟槽的槽口低0.1-0.2μm。
3.根据权利要求1所述的沟槽栅功率器件,其特征在于:在所述沟槽的深度方向上,所述栅极顶部的周缘部高于中心部。
4.根据权利要求1所述的沟槽栅功率器件,其特征在于:所述栅介质层将所述沟槽内壁完全覆盖。
5.根据权利要求1所述的沟槽栅功率器件,其特征在于:所述栅介质层的顶端与所述沟槽的槽口平齐。
6.根据权利要求1所述的沟槽栅功率器件,其特征在于:所述栅介质层的材质为氧化硅,所述栅介质层的厚度为优选的,所述栅极的材质包括多晶硅。
7.根据权利要求1所述的沟槽栅功率器件,其特征在于:所述半导体基材内还分布有漂移区、体区、阱区、源区和漏区,所述源区、漏区分别与源极、漏极配合。
8.一种提高沟槽栅功率器件栅极击穿电压的方法,其特征在于包括:
提供半导体基材,并在所述半导体基材内加工形成至少一个沟槽;
在所述沟槽的内壁形成栅介质层,
在所述沟槽内形成栅极,并使所述栅极的顶端在所述沟槽的深度方向上低于所述沟槽的槽口。
9.根据权利要求8所述的方法,其特征在于具体包括:在所述沟槽内填充多晶硅作为栅极,并采用刻蚀的方式对所述多晶硅的顶部进行加工处理,以使所述栅极顶部的周缘部在所述沟槽的深度方向上高于中心部;并使所述多晶硅的顶端在所述沟槽的深度方向上低于所述沟槽的槽口;优选的,所述栅极的顶端比所述沟槽的槽口低0.1-0.2μm。
10.根据权利要求9所述的方法,其特征在于具体包括:
提供半导体基材,并在所述半导体基材内加工形成至少一个沟槽;
至少在所述沟槽的内壁上形成牺牲氧化层,以消除所述沟槽表面的缺陷;
除去所述的牺牲氧化层,并至少在所述沟槽的内壁上形成栅介质层,并使所述栅介质层的顶端与所述沟槽的槽口平齐;
在所述沟槽内填充多晶硅作为栅极;
采用刻蚀的方式对所述多晶硅的顶部进行加工处理,以使所述栅极顶部的周缘部在所述沟槽的深度方向上高于中心部;并使所述多晶硅的顶端在所述沟槽的深度方向上低于所述沟槽的槽口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州华太电子技术有限公司,未经苏州华太电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010783147.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:基于多源量测数据的配电网故障监测系统及方法
- 下一篇:一种塑面板的生产工艺
- 同类专利
- 专利分类