[发明专利]沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法

说明书

本发明公开了一种沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法。所述沟槽栅功率器件包括半导体基材和栅极，所述半导体基材内分布有至少一个沟槽，所述栅极设置在所述沟槽内，所述沟槽内壁与栅极之间设置有栅介质层，并且在所述沟槽的深度方向上，所述栅极的顶端低于所述沟槽的槽口。本发明提供的沟槽栅功率器件，在所述沟槽的深度方向上，栅极的顶端比沟槽的槽口低0.1‑0.2μm，在测试栅极击穿电压时，沟槽的上边缘(即槽口位置处)的栅介质层两边不会施加电压，使得击穿转而在其他质量更好的栅介质层位置处发生，从而使实际的栅极击穿电压会得到提高。

技术领域

本发明涉及一种沟槽栅功率器件，特别涉及一种沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法，属于半导体技术领域。

背景技术

本申请人所知的一种沟槽栅功率器件(包括IGBT和VDMOS)的结构如图1a所示，沟槽栅功率器件栅极的制作流程如图1b所示，其主要包括先在硅片1上刻蚀出沟槽2；在所述沟槽2内壁上形成牺牲氧化层3；刻蚀除去牺牲氧化层3；在沟槽2内生长栅介质层4；在沟槽2内淀积多晶硅5；刻蚀多晶硅5和栅介质层4，刻蚀完成后，硅片1上表面以上的多晶硅5和栅介质层4都被刻蚀掉，沟槽2内的多晶硅5中间低、边缘高，靠近沟槽2边缘的多晶硅5上表面与沟槽2的边缘(也就是硅片的上表面)平齐。

然而，采用该工艺，在生长栅介质层时，沟槽的顶端附近由于有两个方向的栅介质层生长，在这个区域的栅介质层由于挤压效应，导致质量较差，在测试栅极击穿电压时，这里会首先发生击穿，从而拉低测试出的栅极击穿电压。

发明内容

针对现有技术的不足，本发明的主要目的在于提供一种沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法，以克服现有技术中的不足。

为实现前述发明目的，本发明采用的技术方案包括：

本发明实施例一方面提供了一种沟槽栅功率器件，其包括半导体基材和栅极，所述半导体基材内分布有至少一个沟槽，所述栅极设置在所述沟槽内，所述沟槽内壁与栅极之间设置有栅介质层，并且在所述沟槽的深度方向上，所述栅极的顶端低于所述沟槽的槽口。

进一步的，在沿所述沟槽的深度方向上，所述栅极的顶端比所述沟槽的槽口低0.1-0.2μm。

本发明实施例还提供了一种提高沟槽栅功率器件栅极击穿电压的方法，其包括：

提供半导体基材，并在所述半导体基材内加工形成至少一个沟槽；

在所述沟槽的内壁形成栅介质层，

在所述沟槽内形成栅极，并使所述栅极的顶端在所述沟槽的深度方向上低于所述沟槽的槽口。

与现有技术相比，本发明实施例提供的一种沟槽栅功率器件，在所述沟槽的深度方向上，栅极的顶端比沟槽的槽口低0.1-0.2μm，在测试栅极击穿电压时，沟槽的上边缘(即槽口位置，下同)的栅介质层两边不会施加电压，也就不会发生击穿，使得击穿转而在其他质量更好的栅介质层位置处发生，从而使实际的栅极击穿电压会得到提高。

附图说明

图1a是现有一种沟槽栅功率器件的结构示意图；

图1b是现有一种沟槽栅功率器件的栅极的制作流程结构示意图；

图2是本发明一典型实施案例中提供的一种沟槽栅功率器件的结构示意图；

图3本发明一典型实施案例中提供的一种沟槽栅功率器件的栅极的制作流程示意图；

图4本发明一典型实施案例中提供的一种沟槽栅功率器件的栅极的制作流程结构示意图。

具体实施方式