[发明专利]一种半导体器件及其形成方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底，所述衬底上定义有元胞区和非元胞区，所述非元胞区包括源极连接区；

在所述元胞区中形成有屏蔽栅场效应晶体管，所述屏蔽栅场效应晶体管包括：形成在所述衬底中的第一沟槽；覆盖所述第一沟槽的底部和侧壁的第一介质层；以及，依次堆叠在所述第一沟槽中的屏蔽电极、隔离层和第一栅电极；

在所述非元胞区中形成有超势垒整流器，所述超势垒整流器包括：形成在所述衬底中的第二沟槽；覆盖所述第二沟槽的底部和侧壁的第二介质层，所述第二介质层包括上下连接的第二下部介质层和第二上部介质层，所述第二上部介质层的厚度小于所述第二下部介质层的厚度，并且所述第二下部介质层靠近所述第二上部介质层的连接端为厚度由下至上逐渐减小的鸟嘴结构，所述第二上部介质层平滑连接所述第二下部介质层的所述鸟嘴结构，所述第二上部介质层的厚度还小于所述第一介质层中高度对应于所述第一栅电极的部分的厚度；以及，填充所述第二沟槽的第二栅电极，所述第二栅电极由所述第二沟槽的底部向上填充至高于所述屏蔽电极的位置，并且所述第二栅电极和所述屏蔽电极均由所述源极连接区电性引出；以及，

源极区和阱区，形成在所述第一沟槽侧边的衬底中并和所述第一栅电极具有横向重叠区域，以及所述源极区和所述阱区还形成在所述第二沟槽侧边的衬底中并和所述第二栅电极具有横向重叠区域。

2.如权利要求1所述的半导体器件，其特征在于，所述非元胞区还包括整流区；

其中，所述超势垒整流器形成在所述整流区中；

以及，在所述源极连接区中形成有源极连接结构，所述源极连接结构包括：形成在所述衬底中的第三沟槽；覆盖所述第三沟槽的底部和侧壁的第三介质层；以及，填充所述第三沟槽的连接电极，所述连接电极和所述屏蔽电极相互连接，以用于电性引出所述屏蔽电极。

3.如权利要求2所述的半导体器件，其特征在于，所述半导体器件具有多个元胞区和至少一个整流区，所述多个元胞区中的多个第一沟槽均沿着预定方向延伸，所述至少一个整流区中的至少一个第二沟槽排布在所述多个第一沟槽之间，以及所述多个第一沟槽的端部均延伸至所述第三沟槽以和所述第三沟槽连通。

4.如权利要求1所述的半导体器件，其特征在于，在所述源极连接区中形成有源极连接结构，所述源极连接结构包括：

形成在所述衬底中的第三沟槽，其中至少部分第三沟槽构成所述超势垒整流器的第二沟槽，所述第三沟槽中用于构成第二沟槽的区域定义为功能集成区；

覆盖所述第三沟槽的底部和侧壁的第三介质层，并且所述第三介质层中位于所述功能集成区中的部分还用于构成所述超势垒整流器的第二介质层；以及，

填充所述第三沟槽的连接电极，所述连接电极和所述屏蔽电极电性连接，并且所述连接电极中位于所述功能集成区中的部分还用于构成所述超势垒整流器的第二栅电极。

5.如权利要求4所述的半导体器件，其特征在于，所述半导体器件具有多个元胞区，所述多个元胞区中的多个第一沟槽均沿着预定方向延伸，并使所述第一沟槽的端部延伸至所述第二沟槽，以和所述第二沟槽连通。

6.如权利要求1所述的半导体器件，其特征在于，所述第二上部介质层的厚度介于40 Å~100 Å。

7.如权利要求1所述的半导体器件，其特征在于，所述第一介质层包括上下连接的第一下部介质层和第一上部介质层，所述第一下部介质层覆盖所述第一沟槽的底部和所述第一沟槽对应于所述屏蔽电极的侧壁，所述第一上部介质层至少覆盖所述第一沟槽对应于所述第一栅电极的侧壁。

8.如权利要求7所述的半导体器件，其特征在于，所述第一下部介质层靠近所述第一上部介质层的连接端为厚度由下至上逐渐减小的鸟嘴结构，并且所述第一下部介质层的鸟嘴结构的高度位置和所述第二下部介质层的鸟嘴结构的高度位置相同。

9.如权利要求1所述的半导体器件，其特征在于，所述第一沟槽和所述第二沟槽的深度相同。