[发明专利]一种应用于舵机控制系统的SoC芯片结构

说明书

本发明公开了一种应用于舵机控制系统的SoC芯片结构，包括总线、桥、CPU子系统、存储器子系统、控制输出子系统、输入采样子系统、外设子系统和时钟复位子系统，所述总线包括高速总线和低速总线；高速总线与低速总线通过桥连接等；本发明先通过DAC和PWM输出给舵机制动分系统，再由片内集成的ADC实现舵机控制系统中的信号转换；再由32位RISC CPU进行数据的分析处理，从而实现舵机控制系统的环路控制。本发明有效解决了舵机控制系统分立器件集成实现方案的系统开发复杂度高、体积大的问题。

技术领域

本发明涉及精密控制SoC芯片结构领域，更为具体的，涉及一种应用于舵机控制系统的SoC芯片结构。

背景技术

舵机控制系统包括DAC和PWM输出、ADC信号采集和CPU处理组成。目前，舵机的控制系统主要采用单片机+PWM发生器/ADC/DAC等分立器件实现的方式。如国内外公司和相关单位在进行舵机控制系统研发设计时，采用的是低功耗单片机+ADC和DAC芯片等分立器件集成的方案。这主要是因为目前还没有针对舵机控制系统的应用需求而开发的专用控制SoC芯片，所以只能采用基于低功耗单片机的分立器件二次集成方案，这增加了舵机系统研发的复杂度，并且分立器件集成实现的控制系统体积大，使得舵机的微型化遭遇瓶颈。

发明内容

本发明的目的在于克服现有技术的不足，提供一种应用于舵机控制系统的SoC芯片结构，实现了舵机控制系统的单片化和低功耗，解决了舵机控制系统分立器件集成实现方案的系统开发复杂度高、体积大、不利于舵机微型化的问题。

本发明的目的是通过以下方案实现的：

一种应用于舵机控制系统的SoC芯片结构，包括总线、桥、CPU子系统、存储器子系统、控制输出子系统、输入采样子系统、外设子系统和时钟复位子系统，所述总线包括高速总线和低速总线；高速总线与低速总线通过桥连接；所述CPU子系统与高速总线连接，高速总线分别与存储器子系统和桥连接；所述控制输出子系统与低速总线连接，低速总线与桥连接；所述输入采样子系统与低速总线连接；所述外设子系统与低速总线连接；所述时钟复位子系统与低速总线连接；所述控制输出子系统包括两路DAC模块和四对PWM发生器输出模块；所两路DAC模块和四对PWM发生器输出模块均与低速总线连接。

进一步地，所述控制输出子系统包括两个总线接口，用于接收CPU子系统通过总线传递过来的控制信息，并进行控制信息的分解并传递数据给两路DAC模块和四对PWM发生器输出模块。

进一步地，所述输入采样子系统包含四路ADC模块和四路滤波器；所述四路ADC和四路滤波器均与低速总线连接，并且所述四路ADC的输入端与四路滤波器的输出端相连。

进一步地，所述CPU子系统包括中央处理器、唤醒中断控制器和调试接口；所述唤醒中断控制器与中央处理器连接，用于完成唤醒和中断控制功能；所述调试接口与中央处理器连接，用于实现芯片调试功能；所述CPU子系统以高速总线上主设备的方式工作，通过高速总线与其他子系统连接与通信。

进一步地，所述存储器子系统包括DMA模块、SRAM模块和eflash模块；所述DDMA模块、SRAM模块和eflash模块均与高速总线连接。

进一步地，所述外设子系统包括UART模块、SPI模块、GPIO模块和TIMERS模块；所述UART模块、SPI模块、GPIO模块和TIMERS模块均为通用模块，所述UART模块、SPI模块、GPIO模块和TIMERS模块均与低速总线连接。

进一步地，所述时钟复位子系统包括PLL模块、POR模块和CLK/RST模块；所述PLL模块、POR模块为通用片上锁相环和上电复位电路模块，所述PLL模块用于实现3、4等倍频功能；所述CLK/RST模块用于实现对时钟和复位信号的整形滤波处理功能。

本发明的有益效果是：