[发明专利]多时钟域的数字测试电路、数字集成电路测试系统

说明书

本申请涉及多时钟域的数字测试电路和数字集成电路测试系统，多时钟域的数字测试电路包括：第一高精度时钟发生器、背板时钟总线接口、第一时钟选择单元、时钟输出通道；第一高精度时钟发生器的输出端和背板时钟总线接口的输出端分别和第一时钟选择单元的两个输入端电连接，第一时钟选择单元的输出端和时钟输出通道的输入端电连接；第一高精度时钟发生器用于生成第一时钟域的时钟信号；背板时钟总线接口用于从背板时钟总线获取第二时钟域的时钟信号，两者为非同步的时钟域；第一时钟选择单元用于选择其中一个时钟域的信号输出到时钟输出通道。本申请解决了数字测试系统无法满足高精度、多时钟域的测试需求的问题，实现了高精度、多时钟域的测试。

技术领域

本申请涉及数字集成电路测试技术领域，特别是涉及一种多时钟域的数字测试电路和数字集成电路测试系统。

背景技术

在集成电路(Integrated Circuit，简称为IC)的设计和生产过程中，通常需要对芯片进行测试，以检测芯片是否存在短路、开路、延时故障等问题。数字测试系统(DigitalTesting System，简称为DTS)是一种用于信息数据传输、存储、分析处理的系统，可用于芯片的数字测试。通常，数字测试系统包括一个系统内部时钟和多个测试资源板，每个测试资源板上设置有数字测试通道，系统内部时钟作为整个数字测试系统的参考时钟，使得每个数字测试通道的输出信号都处在同一个时钟域，所输出的时钟信号的波形也是相互同步的。

在一些芯片测试场景中，同一颗芯片需要输出不同频率、相互同步的数字波形，即这些数字波形之间的频率成整数倍关系，例如一个数字波形的频率是200MHz，一个数字波形的频率是400MHz，还有一个数字波形的频率是800MHz。

在一些芯片测试场景中，同一颗芯片需要输出不同频率、互不同步的数字波形，即这些数字波形之间的频率不成整数倍关系，例如一个数字波形的频率是70MHz，一个数字波形的频率是30MHz，还有一个数字波形的频率是800MHz，并且不同的数字波形之间的频率能够单独进行变化，不会互相干扰。

相关技术中的数字测试系统往往是通过对系统内部时钟进行倍频或分频，再将多个时钟信号输送到时钟输出通道输出，从而为芯片测试提供多个不同频率的时钟信号。然而，该种数字测试系统只能满足单个时钟域的测试需求，无法满足多时钟域的测试需求。且相关技术中的数字测试系统的时钟发生器在多个测试资源板传输的过程中，其输出的时钟信号的精度和质量都会有一定的损失，无法满足高精度的测试需求。

目前针对相关技术中数字测试系统无法满足高精度、多时钟域的测试需求的问题，尚未提出有效的解决方案。

发明内容

本申请实施例提供了一种多时钟域的数字测试电路和数字集成电路测试系统，以至少解决相关技术中数字测试系统无法满足高精度、多时钟域的测试需求的问题。

第一方面，本申请实施例提供了一种多时钟域的数字测试电路，应用于数字集成电路的测试，所述多时钟域的数字测试电路包括：第一高精度时钟发生器、背板时钟总线接口、第一时钟选择单元以及时钟输出通道；所述第一高精度时钟发生器的输出端和所述背板时钟总线接口的输出端和分别和所述第一时钟选择单元的两个输入端电连接，所述第一时钟选择单元的输出端和所述时钟输出通道的输入端电连接；其中，

所述第一高精度时钟发生器，用于生成第一时钟域的第一时钟信号；

所述背板时钟总线接口，用于从背板时钟总线获取第二时钟域的第二时钟信号，其中，所述第一时钟域和所述第二时钟域为非同步的时钟域；

所述第一时钟选择单元，用于选择所述第一时钟信号和所述第二时钟信号中的其中一个时钟信号，并将所选择的时钟信号输出到所述时钟输出通道。