[发明专利]一种半导体器件制作方法、半导体结构和半导体器件

说明书

本发明提供一种半导体器件制作方法、半导体结构和半导体器件，所述半导体器件包括至少一半导体结构，所述制作方法包括以下所述半导体结构的制作过程：提供一图案化晶圆；提供一伪晶圆；将所述图案化晶圆的背面与所述伪晶圆表面相键合；在所述图案化晶圆正面制作堆叠电路结构。采用本发明方法既可以作为基本半导体结构来防止器件单元在仓储过程中的翘曲变形，也可以作为零部件来与其他器件单元键合组装，另外本发明中在后期移除后的伪晶圆可以重复利用，能够降低生产成本。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种半导体器件制作方法、半导体结构和半导体器件。

背景技术

晶圆(Wafer)是生产集成电路所用的载体，由于其形状为圆形，故由此而得名，又被称为晶片或圆片。芯片制作过程中，晶圆常常用作基底(substrate)来作为制作芯片的载体，然而随着芯片层数的增加，需要用到更多的介质薄膜(例如TEOS,SIN,POLY)，又或者在一些重要区域比如三维存储器(3D NAND)中的台阶区域、存储区域、栅极区域等，需要填充更多的介质，与此同时需要晶圆上的薄膜结构也会变得复杂,加上在工艺过程的热影响，薄膜会发生形变，此时作为基底的晶圆往往很难支撑薄膜的压力，从而会导致的晶圆乃至整个半导体器件的形变,严重的情况下会导致晶圆发生翘曲，进而无法在机台中进行相应制程。鉴于以上现有技术中存在的问题，需要提供一种结构稳定性更高的半导体器件制作方法、半导体结构和半导体器件。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件制作方法、半导体结构和半导体器件，用于解决现有半导体器件内晶圆容易在薄膜压力的作用下变形导致半导体器件结构不稳定的问题。

为实现上述目的及其它相关目的，本发明提供一种半导体器件制作方法，该制作方法包括至少一半导体结构的制备，所述半导体结构的制备包括以下制作方法：

提供一图案化晶圆；

提供一伪晶圆；

将所述图案化晶圆的背面与所述伪晶圆表面相键合；

在所述图案化晶圆正面制作堆叠电路结构。

作为本发明制作方法一可选方案，所述半导体器件还包括第一倒装器件单元，所述制作方法还包括将所述第一倒装器件单元倒装键合在所述半导体结构的堆叠电路结构顶部的过程。

作为本发明制作方法一可选方案，所述第一倒装器件单元的制作过程与所述半导体结构的制作过程相同。

作为本发明制作方法一可选方案，所述制作方法还包括在所述第一倒装器件单元倒装键合后移除所述单元内伪晶圆的过程。

作为本发明制作方法一可选方案，所述移除所述伪晶圆的过程包括通过激光灼烧的方式将所述伪晶圆从所述图案晶圆上剥离。

作为本发明制作方法一可选方案，所述制作方法还包括在所述图案晶圆和所述伪晶圆键合之前对键合面进行表面处理的过程。

作为本发明制作方法一可选方案，所述表面处理的过程包括对所述表面的平坦化过程。

作为本发明制作方法一可选方案，所述表面处理的过程包括等离子表面处理或表面涂层处理的过程。

作为本发明制作方法一可选方案，所述制作方法还包括在所述图案化晶圆和所述伪晶圆键合之前将所述图案化晶圆和所述伪晶圆同轴对准的过程。

作为本发明制作方法一可选方案，所述图案化晶圆和所述伪晶圆采用表面活化键合法实现键合。

作为本发明制作方法一可选方案，所述制作方法还包括在所述第一倒装器件单元的图案化晶圆背面依次堆叠制作至少一个堆叠电路体的过程，所述堆叠电路体包括形成于第一倒装器件单元的图案化晶圆背面的堆叠连接电路和倒装在所述堆叠连接电路上的第二倒装器件单元。