[发明专利]一种时钟控制电路、芯片及时钟控制方法

权利要求书

1.一种时钟控制电路，应用于芯片，所述芯片内设置有第一时钟源，其特征在于，所述时钟控制电路包括失效检测电路与时钟选通电路；

所述失效检测电路分别连接所述第一时钟源和预设的第二时钟源，所述失效检测电路用于检测所述芯片的主时钟源是否失效，所述芯片的主时钟源为所述第一时钟源或所述第二时钟源；

所述时钟选通电路分别连接所述失效检测电路、所述第一时钟源和所述第二时钟源，所述时钟选通电路用于根据所述失效检测电路的输出信号，在所述芯片的主时钟源失效时，切换所述芯片的主时钟源。

2.如权利要求1所述的时钟控制电路，其特征在于，所述时钟选通电路用于：

在当前选通的所述芯片的主时钟源为所述第一时钟源，且所述第一时钟源失效时，将所述芯片的主时钟源切换为所述第二时钟源；

在当前选通的所述芯片的主时钟源为所述第二时钟源，且所述第二时钟源失效时，将所述芯片的主时钟源切换为所述第一时钟源。

3.如权利要求1所述的时钟控制电路，其特征在于，所述失效检测电路包括：

检测模块，用于检测当前选通的主时钟源的时钟频率并产生复位脉冲，其中所述当前选通的主时钟源为所述第一时钟源或所述第二时钟源；

失效比较模块，用于将最近一次复位脉冲产生的时刻至当前时刻的时间间隔与预设时间阈值进行比较，并在比较结果符合预设条件时输出时钟切换信号；

所述时钟选通电路用于根据所述时钟切换信号切换所述芯片的主时钟源。

4.如权利要求3所述的时钟控制电路，其特征在于，所述检测模块包括：

频率检测电路，用于按照预设的检测时间间隔，对当前选通的主时钟源的时钟频率进行检测；

复位脉冲发生电路，用于根据所述时钟频率产生对应的复位脉冲；

计时器，用于在接收到所述复位脉冲后从零开始计时，；

所述失效比较模块，用于将所述计时模块的计时时长与所述预设时间阈值进行比较，并在所述计时时长大于所述预设时间阈值时，输出所述时钟切换信号。

5.如权利要求4所述的时钟控制电路，其特征在于，所述时钟控制电路还包括：

失效时间寄存器，与所述失效比较模块连接，用于存储所述预设时间阈值；

检测时间寄存器，与所述频率检测电路连接，用于存储所述检测时间间隔。

6.一种芯片，所述芯片内设置有第一时钟源，其特征在于，所述芯片设置有如权利要求1-5任一项所述的时钟控制电路。

7.一种时钟控制方法，应用于芯片，所述芯片内设置有第一时钟源，其特征在于，所述方法包括：

检测所述芯片的主时钟源是否失效，并生成检测信号，所述芯片的主时钟源为所述第一时钟源或预设的第二时钟源；

根据所述检测信号，在所述芯片的主时钟源失效时，切换所述芯片的主时钟源。

8.如权利要求7所述的方法，其特征在于，所述检测所述第一时钟源和预设的第二时钟源是否失效，包括：

检测所述芯片当前选通的主时钟源是否失效，其中所述主时钟源为所述第一时钟源或所述第二时钟源；

所述切换所述芯片的主时钟源，包括：

在当前选通的所述芯片的主时钟源为所述第一时钟源，且所述第一时钟源失效时，将所述芯片的主时钟源切换为所述第二时钟源；

在当前选通的所述芯片的主时钟源为所述第二时钟源，且所述第二时钟源失效时，将所述芯片的主时钟源切换为所述第一时钟源。

9.如权利要求8所述的方法，其特征在于，

所述检测所述芯片当前选通的主时钟源是否失效，包括：

检测当前选通的主时钟源的时钟频率并产生复位脉冲；

将最近一次复位脉冲产生的时刻至当前时刻的时间间隔与预设时间阈值进行比较，在比较结果符合预设条件时确定所述当前选通的主时钟源失效。

10.如权利要求9所述的方法，其特征在于，所述检测当前选通的主时钟源的时钟频率并产生复位脉冲，包括：

按照预设的检测时间间隔，对当前选通的主时钟源的时钟频率进行检测；

根据所述时钟频率产生对应的复位脉冲；

所述将最近一次复位脉冲产生的时刻至当前时刻的时间间隔与预设时间阈值进行比较，在比较结果符合预设条件时确定所述当前选通的主时钟源失效，包括：

根据所述复位脉冲从零开始计时，并在计时时长大于所述预设时间阈值时，确定所述当前选通的主时钟源失效。