[发明专利]一种时钟控制电路、芯片及时钟控制方法

说明书

本发明公开了一种具有时钟控制电路的芯片及时钟控制方法，时钟控制电路，应用于芯片，芯片内设置有第一时钟源，时钟控制电路包括失效检测电路与时钟选通电路；失效检测电路分别连接第一时钟源和预设的第二时钟源，失效检测电路用于检测芯片的主时钟源是否失效，其中芯片的主时钟源为第一时钟源或第二时钟源；时钟选通电路分别连接失效检测电路、第一时钟源和第二时钟源，时钟选通电路用于根据失效检测电路的输出信号，在芯片的主时钟源失效时，切换芯片的主时钟源。本发明提供的芯片需求选不同时钟源作为芯片时钟，并通过时钟控制电路，能够及时地进行时钟源切换，给芯片系统足够的安全保障措施。

技术领域

本发明属于芯片技术领域，特别涉及一种具有时钟控制电路的芯片及利用该芯片进行的时钟控制方法。

背景技术

系统时钟是驱动整个芯片系统有序工作的源动力与节拍器，是整个芯片系统的心脏。一旦系统时钟发生故障停止工作，则整个芯片系统将直接挂死。

芯片发展至今，其在工业中得到了长足应用，越来越多的芯片应用到了涉及到用户的生命与财产安全的场景中，如何保证芯片安全，确保其具备应对系统时钟故障的能力，是芯片技术设计者应考虑的问题。

在很多的SOC级芯片中，芯片内部一般都会有一个或多个固定频率的时钟源，以确保系统能够正常启动。在特定场景的使用中，由于内部时钟不满足时钟频率或者时钟精度的要求，仍需通过芯片引脚外灌高频率或者高精度时钟直接或间接作为芯片系统时钟源。外部时钟一般在系统板上采用外接晶体或者振荡器来提供。相比内部时钟源，外接板级时钟源更有可能因为各种原因，比较容易出现时钟停止或者时钟不连续的故障，当系统时钟采用外部时钟直接或间接作为时钟源且外部时钟出现故障的情况下，如果不做特殊处理，会导致整个芯片系统直接挂死。

发明内容

为解决上述问题，本发明的目的在于提供一种时钟控制电路、芯片及时钟控制方法，该时钟控制电路、芯片及时钟控制方法能够及时地进行时钟源切换，给芯片系统足够的安全保障措施，确保芯片系统不因外部时钟故障而直接挂死。

本发明的另一个目在于提供一种时钟控制电路、芯片及时钟控制方法，该时钟控制电路、芯片及时钟控制方法可以根据需求自由选择外部时钟源或内部时钟源作为时钟，保障芯片的时钟供应，同时结合外部时钟源作为芯片时钟时实时监测外部时钟源的工作情况，提升了芯片系统的安全级别，有效地保障了芯片的时钟安全。

为实现上述目的，本发明的技术方案如下：

一种时钟控制电路，应用于芯片，所述芯片内设置有第一时钟源，所述时钟控制电路包括失效检测电路与时钟选通电路；

所述失效检测电路分别连接所述第一时钟源和预设的第二时钟源，所述失效检测电路用于检测所述芯片的主时钟源是否失效，所述芯片的主时钟源为所述第一时钟源或所述第二时钟源；

所述时钟选通电路分别连接所述失效检测电路、所述第一时钟源和所述第二时钟源，所述时钟选通电路用于根据所述失效检测电路的输出信号，在所述芯片的主时钟源失效时，切换所述芯片的主时钟源。

本发明提供的时钟控制电路，将内部时钟源作为第一时钟源，其它的时钟源作为第二时钟源，第一时钟源和第二时钟源同时接入失效检测电路中，失效检测电路对时钟源进行故障检测，通过时钟选通开关将为芯片选通不同时钟源，将芯片时钟在第一时钟源和第二时钟源之间切换。

所述第二时钟源可能是芯片外的，也可能是芯片内的高频锁相环时钟。

进一步，所述时钟选通电路用于：

在当前选通的所述芯片的主时钟源为所述第一时钟源，且所述第一时钟源失效时，将所述芯片的主时钟源切换为所述第二时钟源；

在当前选通的所述芯片的主时钟源为所述第二时钟源，且所述第二时钟源失效时，将所述芯片的主时钟源切换为所述第一时钟源。