[发明专利]半导体存储装置

说明书

实施方式提供一种单位存储容量的制造成本即位成本少的半导体存储装置。实施方式的半导体存储装置具备：电路芯片；以及多个存储芯片，层叠于上述电路芯片；上述多个存储芯片分别具有包括多个存储单元的存储单元阵列；上述电路芯片具有数据锁存器；上述数据锁存器保存用来向各个上述存储单元阵列写入或读取数据的页数据。

本申请基于日本专利申请第2020－35101号(申请日：2020年3月2日)主张优先权，这里通过引用而包含其全部内容。

技术领域

本发明涉及半导体存储装置。

背景技术

已知存在将包含存储单元的阵列芯片与包含控制存储单元的控制电路的电路芯片贴合成的半导体存储装置。

发明内容

本发明的目的是提供一种单位存储容量的制造成本(位成本)小的半导体存储装置。

技术方案的半导体存储装置具备电路芯片和多个存储芯片。多个存储芯片层叠于电路芯片。多个存储芯片分别具有存储单元阵列。存储单元阵列包括多个存储单元。电路芯片具有数据锁存器。数据锁存器保存用来向各个存储单元阵列写入或读取数据的页数据。

附图说明

图1是表示有关第1实施方式的半导体存储装置的电路结构的框图。

图2是有关第1实施方式的集成芯片的斜视图。

图3是表示有关第1实施方式的集成芯片的电路结构的框图。

图4是有关第1实施方式的集成芯片的存储单元阵列的电路图。

图5是表示有关第1变形例的集成芯片的存储芯片和电路芯片的层叠状态的剖面图。

图6是有关第2变形例的集成芯片的斜视图。

图7是将有关第2变形例的集成芯片的存储芯片与电路芯片的分界面放大的剖面图。

图8是将有关第3变形例的集成芯片的存储芯片与电路芯片的分界面放大的剖面图。

图9是有关第4变形例的集成芯片的斜视图。

图10是有关第5变形例的集成芯片的斜视图。

图11是有关第6变形例的集成芯片的斜视图。

图12是表示有关第6变形例的集成芯片的电路结构的框图。

图13是表示有关第7变形例的集成芯片的电路结构的框图。

图14是有关第8变形例的集成芯片的斜视图。

图15是表示有关第8变形例的集成芯片的电路结构的框图。

图16是有关第8变形例的集成芯片的另一例的斜视图。

图17是有关第9变形例的集成芯片的另一例的斜视图。

标号说明

21、22、23、24、25、26…集成芯片；30、60、70、80…电路芯片；32…控制信号处理电路；34…数据锁存器；36…电压产生电路；40…存储芯片；41…存储单元阵列；50…配线层；50a…第1面；50b…第2面；51…绝缘层；52…配线；54…第1点；55…第2点；60A…电路层；60B…存储层；70A…电路区域；71…NAND控制器；72…运算电路；81…驱动芯片。

具体实施方式

以下，参照附图说明实施方式的半导体存储装置。在以下的说明中，对具有相同或类似的功能的结构赋予相同的标号。并且，有时将这些结构的重复的说明省略。附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比例等并不一定与现实相同。