[发明专利]一种可跨FPGA平台的高速通讯方法

权利要求书

1.一种可跨FPGA平台的高速通讯方法，其特征在于，所述方法包括：

通过物理高速连接线连接不同FPGA；

基于不同FPGA之间建立信道并判断高速通道是否已稳定连接，若高速通道已稳定连接，则进行数据同步校验，包括：

S1、将数据按（顺序控制位+顺序控制位）结构放入顺序寄存器，再将数据按（逆序控制位+逆序控制位）后放入逆序寄存器；

S2、顺序寄存器输出顺序序列以及逆序序列，逆序寄存器输出顺序序列以及逆序序列；

S3、将S2得到的四个序列进行数据同步校验；

S4、若所述同步校验的结果有且仅有一路数据符合同步条件，则完成同步；

通过所述信道进行数据发送和通过所述信道进行数据接收；

其中数据发送包括：

A1、判断是否收到用户数据以及使能，根据判断结果执行处理步骤；

A2、对需要传输的数据进行扰码；

A3、增加区分数据和状态控制的控制位，通过FPGA的高速接口进行数据发送；

A4、判断用户数据最后一组是否传输完毕，根据判断结果执行处理步骤；

数据接收包括：

B1、经过同步后的FPGA高速接口接收数据；

B2、取出控制位并标记数据类型；

B3、对接收到的数据进行解码；

B4、获取用户数据以及使能、帧结束信号。

2.根据权利要求1所述的可跨FPGA平台的高速通讯方法，其特征在于，

所述S4还包括：

若所述同步校验的结果不只一路数据符合同步条件，则顺序寄存器循环右移一位，且逆序寄存器循环右移一位，返回S2；

若所述同步校验的结果没有任何一路数据符合同步条件，则顺序寄存器循环右移一位，且逆序寄存器循环右移一位，返回步骤S2；

若所述同步校验的结果有且仅有一路数据符合同步条件，则完成同步。

3.根据权利要求2所述的可跨FPGA平台的高速通讯方法，其特征在于，所述同步校验具体为：

数据采用X B/X+n B的冗余编码形式，其中n位控制位X为数据位，n的意义在于同步或者说明数据的含义；

对n位控制位进行检验，若连续命中规定好的控制位值即可认为此时得到初步同步的被检数据；

进行X位数据位连续检验，若连续命中规定的控制数据即符合同步条件。

4.根据权利要求1所述的可跨FPGA平台的高速通讯方法，其特征在于，所述

步骤A1包括：

若收到用户数据以及使能，则传输用户数据；

若未收到用户数据以及使能，则发送空闲及通道状态；

所述步骤

A4包括：

若用户数据最后一组传输完毕，则下一个数据发送结束控制数据，返回步骤A2；

若用户数据最后一组没传输完毕，则返回步骤A1。

5.根据权利要求4所述的可跨FPGA平台的高速通讯方法，其特征在于，所述步骤

B3包括：

提取用户数据；

更新空闲及通道状态；

结束控制帧发出帧结束信号。

6.根据权利要求5所述的可跨FPGA平台的高速通讯方法，其特征在于，所述扰码和解码均使用通用的64B/66B编码中的公式包括：X⁵⁸+X³⁹+1。

7.根据权利要求6所述的可跨FPGA平台的高速通讯方法，其特征在于，所述扰码包括：

取自身与其前58位以及39位数据进行异或。

8.根据权利要求6所述的可跨FPGA平台的高速通讯方法，其特征在于，所述解码包括：

取扰码数据与其前58位以及39位扰码数据进行异或。