[发明专利]一种可跨FPGA平台的高速通讯方法

说明书

本发明公开了一种可跨FPGA平台的高速通讯方法，所述方法包括：通过物理高速连接线连接不同FPGA；基于不同FPGA之间建立信道并进行数据同步校验；通过所述信道进行数据传输。本发明通过高速接口自适应适配，可以无视FPGA发送串行的规则，只要两个FPGA能保证电器性能以及串行速率满足各自发送以及接收的性能即可以使用此IP无缝无损的传输数据，从而减少程序员对不同厂商FPGA的不必要高速接口研究。并且，统一的接口模式使得不同FPGA间移植的效率大大提升。

技术领域

本发明属于计算机通信技术领域，特别涉及一种可跨FPGA平台的高速通讯方法。

背景技术

随着FPGA（Field Programmable Gate Array，现场可编程门阵列）的发展，现在对FPGA的需求越来越高，并且随着FPGA的产品迭代，其高速接口的优良特性逐渐被大家发现。现在两大FPGA厂商：Intel和Xilinx都已经突破20G的速度，而大家也喜欢同时采用两家公司的芯片做着各种不同的产品。

通常FPGA厂商都会提供自己简易的高速通讯IP，这些IP用户使用起来十分方便，仅需数据时钟，数据输入以及数据有效位即可。

然而不同厂家之间的FPGA通信并没有较好的简易协议，当需要通讯时更多人会选择10G以太网、SAS或者SATA等通用协议进行连接，而这些连接方式往往需要协议固定的连接速度以及较复杂的配置方式。

因此当两个芯片之间需要进行高速通讯的时候，就需要一个成熟可靠的简易高速数据通讯IP供给逻辑开发人员开发，而现在中国IP市场上暂时并没有这种IP。

因此，亟需一种可跨FPGA平台的高速通讯方法来解决上述技术问题。

发明内容

针对上述问题，本发明提供了一种可跨FPGA平台的高速通讯方法，所述方法包括：

通过物理高速连接线连接不同FPGA；

基于不同FPGA之间建立信道并进行数据同步校验；

通过所述信道进行数据传输。

进一步地，所述基于不同FPGA之间建立信道并进行数据同步校验，包括：

判断高速通道是否已稳定连接，若高速通道已稳定连接，则进行数据同步校验。

进一步地，所述进行数据同步校验包括以下步骤：

S1、将数据按（顺序控制位+顺序控制位）结构放入顺序寄存器，再将数据按（逆序控制位+逆序控制位）后放入逆序寄存器；

S2、顺序寄存器输出顺序序列以及逆序序列，逆序寄存器输出顺序序列以及逆序序列；

S3、将S2得到的四个序列进行数据同步校验；

S4、判断所述同步校验的结果是否有且仅有一路数据符合同步条件，根据判断结果执行处理步骤，包括：

若所述同步校验的结果不只一路数据符合同步条件，则顺序寄存器循环右移一位，且逆序寄存器循环右移一位，返回S2；

若所述同步校验的结果没有任何一路数据符合同步条件，则顺序寄存器循环右移一位，且逆序寄存器循环右移一位，返回步骤S2；

若所述同步校验的结果有且仅有一路数据符合同步条件，则完成同步。

进一步地，所述同步校验具体为：

数据采用X B/X+n B的冗余编码形式，其中n位控制位X为数据位，n的意义在于同步或者说明数据的含义；

对n位控制位进行检验，若连续命中规定好的控制位值即可认为此时得到初步同步的被检数据；