[发明专利]一种毫米波亚采样DDS混频小数分频锁相环结构

权利要求书

1.一种毫米波亚采样DDS混频小数分频锁相环结构，其特征在于，包括：缓冲器、第一亚采样鉴相器PD1、第二亚采样鉴相器PD2、DDS、DAC、乘法器、电压电流转换电路、低通滤波器、第一反相器链F1、第二反相器链F2、分频器和压控振荡器，其中，

所述缓冲器的第一输出端、第二输出端分别连接所述DDS的第一输入端和第二输入端，所述缓冲器的第一输出端、第二输出端还分别连接所述第一亚采样鉴相器PD1的第一输入端和第二输入端，且所述缓冲器的第一输出端、第二输出端还分别连接所述第二亚采样鉴相器PD2的第一输入端和第二输入端；

所述DDS的第一输出端、第二输出端分别连接所述DAC的第一输入端和第二输入端，所述DAC的第一输出端、第二输出端、第三输出端和第四输出端均连接所述乘法器，所述第一亚采样鉴相器PD1的第一输出端和第二输出端、所述第二亚采样鉴相器PD2的第一输出端和第二输出端均连接所述乘法器；

所述乘法器的第一输出端和第二输出端连接所述电压电流转换电路，所述电压电流转换电路的输出端通过所述低通滤波器连接至所述压控振荡器，所述压控振荡器的第一输出端通过所述第一反相器链F1连接至所述分频器的第一输入端，所述压控振荡器的第二输出端通过第二反相器链F2连接至所述分频器的第二输入端，所述分频器的第一输出端和第二输出端均连接至所述第一亚采样鉴相器PD1的控制端，所述分频器的第三输出端和第四输出端均连接至所述第二亚采样鉴相器PD2的控制端；

所述第一亚采样鉴相器PD1包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、电容C3和电容C4，其中，

所述缓冲器的第一输出端连接所述晶体管M1的源极、所述晶体管M4的源极，所述缓冲器的第二输出端连接所述晶体管M3的源极和所述晶体管M5的源极，所述晶体管M1的漏极连接所述晶体管M3的漏极、所述晶体管M2的源极，所述晶体管M5的漏极连接所述晶体管M4的漏极、所述晶体管M6的源极，所述晶体管M2的漏极连接所述电容C3的第一端和所述乘法器，所述电容C3的第二端连接接地端，所述晶体管M2的源极还连接所述晶体管M2的漏极，所述晶体管M3的栅极和所述晶体管M4的栅极连接接地端，所述晶体管M6的漏极连接所述电容C4的第一端和所述乘法器，所述电容C4的第二端连接接地端，所述晶体管M6的源极还连接所述晶体管M6的漏极，所述晶体管M1的栅极和所述晶体管M5的栅极连接所述分频器的第一输出端，所述晶体管M2的栅极和所述晶体管M6的栅极连接所述分频器的第二输出端；

所述第二亚采样鉴相器PD2包括晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、电容C5和电容C6，其中，

所述缓冲器的第一输出端连接所述晶体管M7的源极、所述晶体管M10的源极，所述缓冲器的第二输出端连接所述晶体管M9的源极和所述晶体管M11的源极，所述晶体管M7的漏极连接所述晶体管M9的漏极、所述晶体管M8的源极，所述晶体管M11的漏极连接所述晶体管M10的漏极、所述晶体管M12的源极，所述晶体管M8的漏极连接所述电容C5的第一端和所述乘法器，所述电容C5的第二端连接接地端，所述晶体管M8的源极还连接所述晶体管M8的漏极，所述晶体管M9的栅极和所述晶体管M10的栅极连接接地端，所述晶体管M12的漏极连接所述电容C6的第一端和所述乘法器，所述电容C6的第二端连接接地端，所述晶体管M12的源极还连接所述晶体管M12的漏极，所述晶体管M7的栅极和所述晶体管M11的栅极连接所述分频器的第三输出端，所述晶体管M8的栅极和所述晶体管M12的栅极连接所述分频器的第四输出端。

2.根据权利要求1所述的锁相环结构，其特征在于，所述晶体管M2和所述晶体管M6的尺寸为所述晶体管M1和所述晶体管M5的一半，所述晶体管M3和所述晶体管M4的尺寸与所述晶体管M1和所述晶体管M5的尺寸相同。

3.根据权利要求1所述的锁相环结构，其特征在于，所述晶体管M8和所述晶体管M12的尺寸为所述晶体管M7和所述晶体管M11的一半，所述晶体管M9和所述晶体管M10的尺寸与所述晶体管M7和所述晶体管M11的尺寸相同。