[发明专利]高速互连的接地参考形状有效
申请号: | 202010807452.6 | 申请日: | 2020-08-12 |
公开(公告)号: | CN111900144B | 公开(公告)日: | 2021-11-12 |
发明(设计)人: | 康宽弘;范科伟;周官水 | 申请(专利权)人: | 深圳安捷丽新技术有限公司 |
主分类号: | H01L23/522 | 分类号: | H01L23/522;H01L21/768;H01L21/50 |
代理公司: | 深圳市鼎智专利代理事务所(普通合伙) 44411 | 代理人: | 张小晶 |
地址: | 518000 广东省深圳市宝安*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速 互连 接地 参考 形状 | ||
提供了用于使用键合线提供高速互连的装置和方法。根据本发明的各个方面,所提供的技术可以提供接地形状以将高速信号线与半导体组件中的基板屏蔽开。在示例性实施例中,提供了一种组件,该组件可以包括基板,附接至基板的半导体管芯,连接半导体管芯上的焊盘和基板上的键合手指的信号键合线以及基板上的接地形状以将信号线与基板屏蔽开。
技术领域
本公开涉及高速连接,尤其涉及用于半导体封装的高速互连。
背景技术
对于半导体封装互连,缩短键合线(bonding wire)是通常用于处理高速信号的惯例。另一种方法是与高速信号平行地布设地线。但是,缩短键合线和铺设接地线不足以满足现代高速接口技术的要求,例如,16Gb/s或更高速率的PCIe Gen 4。处理诸如高速Ser/Des差分对之类的高速信号的传统方法是使用倒装芯片球栅阵列封装(FCBGA)。FCBGA可提供良好的阻抗控制和隔离,但与键合线互连相比,需要更高的封装/组装成本。
发明内容
存在持续需要改进的键合线互连。本公开的主题涉及使用键合线提供高速互连的装置和方法。根据本发明的各个方面,所提供的技术可以形成接地形状以将高速信号线与半导体组件中的基板屏蔽开。此外,所提供的技术可以形成梯形形状的接地形状,以在半导体组件中将高速信号线的各个差分对与基板屏蔽开,其中梯形形状在两个基底处均短接。
在示例性实施例中,提供了一种组件。该组件可以包括基板,附接到基板的半导体管芯,连接所述半导体管芯上的键合焊盘和所述基板上的键合手指的信号键合线,以及所述基板上的接地形状以将所述信号线与所述基板屏蔽开。
在另一个示例性实施例中,提供了一种组件。该组件可以包括:基板,附接到基板的半导体管芯,每条键合线连接所述半导体管芯上的相应的键合焊盘和所述基板上的相应的键合手指的一对键合线,以及所述基板上的接地形状以将所述一对键合线与所述基板屏蔽开。
在又一示例性实施例中,提供了一种用于制造半导体组件的方法。该方法可以包括:在基板上形成接地形状,以及用信号线键合所述基板上的半导体管芯,所述信号线连接所述半导体管芯上的键合焊盘和所述基板上的键合手指。所述接地形状可以从管芯覆盖区延伸到所述基板上的键合手指,并且所述信号线可以通过所述接地形状与所述基板屏蔽开。
附图简要说明
图1示意性地示出了根据本公开的一个实施例中的半导体组件的截面图。
图2示意性地示出了根据本公开的一个实施例中的半导体组件的一部分的截面图。
图3示意性地示出了根据本公开的一个实施例中的半导体组件的俯视图。
图4是根据本公开的实施例的用于制造半导体组件的过程的流程图。
具体实施方式
现在将参考附图详细描述根据本申请的具体实施例。为了一致性,各个图中的相同元件由相同的附图标记表示。
根据本公开的示例性实施例可以提供一种组件,该组件可以包括基板和附接到该基板的半导体管芯。该组件可以具有一条信号键合线,该信号键合线连接半导体管芯上的键合焊盘和基板上的键合手指,并且在基板上具有接地形状以将信号线与基板屏蔽开。根据本公开的另一示例性实施例可以提供一种组件,该组件可以包括:基板,附接到该基板的半导体管芯,每一条连接该半导体管芯上的相应的键合焊盘和该基板上的相应的键合手指的一对键合线,以及基板上的接地形状以将一对键合线与基板屏蔽开。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳安捷丽新技术有限公司,未经深圳安捷丽新技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010807452.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种显示面板及显示装置
- 下一篇:一种防冰沥青混合料防凝冰性能评价方法