[发明专利]堆叠结构、封装结构及其制造方法

权利要求书

1.一种堆叠结构，其包括：

下部结构，其包含至少一个下部介电层及与所述下部介电层接触的至少一个下部金属层；及

上部结构，其包含至少一个上部介电层及与所述上部介电层接触的至少一个上部金属层，其中所述至少一个上部介电层包含附接到所述下部结构的第一上部介电层，所述第一上部介电层包含第一部分及第二部分，且所述第一部分的厚度与所述第二部分的厚度之间的差大于所述第一上部介电层的上表面的最高点与所述第一上部介电层的所述上表面的最低点之间的间隙。

2.根据权利要求1所述的堆叠结构，其中所述下部结构为布线结构，且包含多个下部介电层及插置在所述下部介电层之间的多个下部金属层，所述下部金属层中的每一者包含图案化电路层，所述下部金属层通过多个下部导通孔彼此电连接；其中所述上部结构为天线结构，且所述至少一个上部金属层包含天线图案。

3.根据权利要求1所述的堆叠结构，其中所述下部结构为天线结构，且所述至少一个下部金属层包括天线图案；其中所述上部结构为布线结构，且包含多个上部介电层及插置在所述上部介电层之间的多个上部金属层，所述上部金属层中的每一者包含图案化电路层，所述上部金属层通过多个上部导通孔彼此电连接。

4.根据权利要求1所述的堆叠结构，其中所述至少一个下部介电层的介电常数大于所述至少一个上部介电层的介电常数。

5.根据权利要求1所述的堆叠结构，其中所述至少一个下部介电层的介电常数小于所述至少一个上部介电层的介电常数。

6.根据权利要求1所述的堆叠结构，其中所述第一部分的厚度大于所述第二部分的厚度，且所述第二部分围绕所述第一部分。

7.根据权利要求1所述的堆叠结构，其中所述第二部分由至少两个压缩工艺形成。

8.根据权利要求1所述的堆叠结构，其中所述第一上部介电层包含分散在所述第一部分中的多个第一填料及分散在所述第二部分中的多个第二填料，所述第一填料的平均粒度基本上等于所述第二填料的平均粒度，所述第一部分的截面的第一单位区域中所述第一填料的量小于所述第二部分的截面的第二单位区域中所述第二填料的量，且所述第一单位区域的大小等于所述第二单位区域的大小。

9.根据权利要求1所述的堆叠结构，其中所述至少一个上部金属层包含附接到所述下部结构的第一上部金属层，所述第一上部介电层覆盖所述第一上部金属层，且所述第一上部金属层不延伸到所述第二部分。

10.根据权利要求1所述的堆叠结构，其中所述至少一个上部介电层进一步包括安置在所述第一上部介电层上的第二上部介电层，所述至少一个上部金属层包含第一上部金属层、第二上部金属层及第三上部金属层，其中所述第一上部金属层安置在所述下部结构上，所述第一上部介电层覆盖所述第一上部金属层，所述第二上部金属层安置在所述第一上部介电层上，所述第二上部介电层覆盖所述第二上部金属层，且所述第三上部金属层安置在所述第二上部介电层上。

11.一种封装结构，其包括：

下部结构，其包含至少一个下部介电层及与所述下部介电层接触的至少一个下部金属层；

上部结构，其包含至少一个上部介电层及与所述上部介电层接触的至少一个上部金属层，其中所述至少一个上部介电层包含附接到所述下部结构的第一上部介电层，且所述第一上部介电层在其外围处界定凹口；

至少一个半导体裸片，其电连接到所述下部结构或所述上部结构；及

封装体，其覆盖所述至少一个半导体裸片。