[发明专利]堆叠结构、封装结构及其制造方法

说明书

本发明提供一种堆叠结构、封装结构及其制造方法。所述堆叠结构包含下部结构及上部结构。所述下部结构包含至少一个下部介电层及与所述下部介电层接触的至少一个下部金属层。所述上部结构包含至少一个上部介电层及与所述上部介电层接触的至少一个上部金属层。所述上部介电层包含附接到所述下部结构的第一上部介电层。所述第一上部介电层包含第一部分及第二部分。所述第一部分的厚度与所述第二部分的厚度之间的差大于所述第一上部介电层的上表面的最高点与所述第一上部介电层的所述上表面的最低点之间的间隙。

技术领域

本发明涉及一种堆叠结构、封装结构及一种制造方法，且涉及一种包含所述堆叠结构的封装结构及一种用于制造所述堆叠结构的方法。

背景技术

堆叠式半导体装置封装可包含两个堆叠结构。所述堆叠结构形成在核心衬底的两侧上。然后，将半导体裸片附接到所述堆叠结构中的一者。两个堆叠结构的介电层可以具有相同的材料。因此，由于考虑其例如介电常数(dielectric constant,Dk)的材料性质，介电层的厚度可能不会有效地缩减。因此，堆叠式半导体装置封装的总厚度可能不会有效地缩减。

发明内容

在一些实施例中，一种堆叠结构包含下部结构及上部结构。所述下部结构包含至少一个下部介电层及与所述下部介电层接触的至少一个下部金属层。所述上部结构包含至少一个上部介电层及与所述上部介电层接触的至少一个上部金属层。所述上部介电层包含附接到所述下部结构的第一上部介电层。所述第一上部介电层包含第一部分及第二部分。所述第一部分的厚度与所述第二部分的厚度之间的差大于所述第一上部介电层的上表面的最高点与所述第一上部介电层的所述上表面的最低点之间的间隙。

在一些实施例中，封装结构包含下部结构、上部结构、至少一个半导体裸片及封装体。所述下部结构包含至少一个下部介电层及与所述下部介电层接触的至少一个下部金属层。所述上部结构包含至少一个上部介电层及与所述上部介电层接触的至少一个上部金属层。上部介电层包含附接到下部结构的第一上部介电层，且第一上部介电层在其外围限定凹口。半导体裸片电连接到下部结构或上部结构。封装体覆盖半导体裸片。

在一些实施例中，一种用于制造堆叠结构的方法包含(a)形成下部结构，其中下部结构包含至少一个下部介电层及与所述下部介电层接触的至少一个下部金属层；(b)在下部结构上形成第一上部介电层；(c)下压第一上部介电层的部分，以形成从第一上部介电层的上表面凹入的凹口。

附图说明

当与附图一起阅读时，自以下详细说明容易地理解本发明的一些实施例的各方面。应注意，各种结构可能并未按比例绘制，且为论述的清晰性可任意增加或缩减各种结构的尺寸。

图1说明根据本发明的一些实施例的堆叠结构的截面图。

图2说明图1中区域“A”的放大图。

图3说明根据本发明的一些实施例的封装结构的截面图。

图4说明根据本发明的一些实施例的堆叠结构的截面图。

图5说明图4中区域“F”的放大图。

图6说明根据本发明的一些实施例的封装结构的截面图。

图7根据本发明的一些实施例说明用于制造堆叠结构的方法的实例的一或多个阶段。

图8根据本发明的一些实施例说明用于制造堆叠结构的方法的实例的一或多个阶段。

图9根据本发明的一些实施例说明用于制造堆叠结构的方法的实例的一或多个阶段。

图10根据本发明的一些实施例说明用于制造堆叠结构的方法的实例的一或多个阶段。

图11根据本发明的一些实施例说明用于制造堆叠结构的方法的实例的一或多个阶段。

图12根据本发明的一些实施例说明用于制造堆叠结构的方法的实例的一或多个阶段。