[发明专利]堆叠式结构及其制造方法

说明书

本发明提供一种堆叠式结构及其制造方法。所述堆叠式结构包含下部结构、上部结构和缓冲层。所述下部结构包含至少一个下部介电层和与所述下部介电层相接触的至少一个下部金属层。所述上部结构包含至少一个上部介电层和与所述上部介电层相接触的至少一个上部金属层。所述缓冲层插置于所述下部结构与所述上部结构之间。所述缓冲层的热膨胀系数CTE介于所述下部结构的热膨胀系数CTE与所述上部结构的热膨胀系数CTE之间。

技术领域

本公开涉及一种堆叠式结构和制造方法，并且涉及一种包含缓冲层的堆叠式结构和用于制造所述堆叠式结构的方法。

背景技术

堆叠式半导体装置封装可以包含两个堆叠式结构。所述堆叠式结构形成于核心衬底的两侧。然后，将半导体裸片附接到所述堆叠式结构之一。所述两个堆叠式结构的介电层可以具有相同的材料。因此，出于对介电层的如介电常数(dielectric constant,Dk)等材料性质的考虑，可能无法有效地减小介电层的厚度。因此，可能无法有效地减小堆叠式半导体装置封装的总厚度。此外，堆叠式半导体装置封装的翘曲是一个关键问题。

发明内容

在一些实施例中，一种堆叠式结构包含下部结构、上部结构和缓冲层。所述下部结构包含至少一个下部介电层和与所述下部介电层相接触的至少一个下部金属层。所述上部结构包含至少一个上部介电层和与所述上部介电层相接触的至少一个上部金属层。所述缓冲层插置于所述下部结构与所述上部结构之间。所述缓冲层的热膨胀系数(CTE)介于所述下部结构的热膨胀系数(CTE)与所述上部结构的热膨胀系数(CTE)之间。

在一些实施例中，一种堆叠式结构包含布线结构、天线结构和缓冲层。所述布线结构包含至少一个介电层和与所述介电层相接触的至少一个金属层。所述天线结构包含至少一个介电层和与所述介电层相接触的至少一个金属层。所述缓冲层具有第一表面和第二表面，所述第一表面与所述布线结构相接触，所述第二表面与所述第一表面相对并且与所述天线结构相接触。所述第一表面的表面粗糙度大于所述第二表面的表面粗糙度。

在一些实施例中，一种用于制造堆叠式结构的方法包含：(a)形成下部结构，其中所述下部结构包含至少一个下部介电层和与所述下部介电层相接触的至少一个下部金属层；(b)在所述下部结构的顶表面上形成缓冲层，其中所述缓冲层具有第一表面和与所述第一表面相对的第二表面，所述缓冲层的所述第一表面与所述下部结构的所述顶表面相接触，所述缓冲层的所述第一表面的表面粗糙度不同于所述缓冲层的所述第二表面的表面粗糙度；以及(c)在所述缓冲层上形成上部结构，其中所述上部结构包含至少一个上部介电层和与所述上部介电层相接触的至少一个上部金属层。

附图说明

当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的实施例的各方面。注意，各种结构可能未按比例绘制，并且为了讨论的清楚起见，可以任意增加或减小各种结构的尺寸。

图1展示了根据本公开的一些实施例的堆叠式结构的截面视图。

图2展示了根据本公开的一些实施例的堆叠式结构的截面视图。

图3展示了根据本公开的一些实施例的堆叠式结构的截面视图。

图4展示了根据本公开的一些实施例的堆叠式结构的截面视图。

图5展示了根据本公开的一些实施例的封装结构的截面视图。

图6展示了根据本公开的一些实施例的封装结构的截面视图。

图7展示了根据本公开的一些实施例的封装结构的截面视图。

图8展示了根据本公开的一些实施例的用于制造堆叠式结构的方法的实例的一或多个阶段。

图9展示了根据本公开的一些实施例的用于制造堆叠式结构的方法的实例的一或多个阶段。

图10展示了根据本公开的一些实施例的用于制造堆叠式结构的方法的实例的一或多个阶段。