[发明专利]半导体存储装置

说明书

本发明的实施方式提供一种能够适当地制造的半导体存储装置。实施方式的半导体存储装置具备：衬底；多个第1导电层，排列在第1方向上，且在第2方向上延伸；多个第2导电层，在第3方向上与多个第1导电层相隔而排列在第1方向上，且在第2方向上延伸；及第1半导体层，具备第1部分、第2部分及第3部分，该第1部分在第1方向上延伸，且与多个第1导电层对向，该第2部分在第1方向上延伸，且与多个第2导电层对向，该第3部分与第1部分及第2部分连接。如果将在第2方向及第3方向上延伸且包含第3部分的至少一部分的剖面设为第1剖面，在第3部分中，将第1剖面中的第3方向的假想中心线的一侧及另一侧设为第1区域、第2区域，将第3部分的第1区域及第2区域中的第2方向的最大宽度设为第1及第2宽度，将第3部分的假想中心线上的第2方向的宽度设为第3宽度，则第3宽度比第1及第2宽度小。

[相关申请案]

本申请案享有以日本专利申请案2020-40138号(申请日：2020年3月9日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

以下记载的实施方式涉及一种半导体存储装置。

背景技术

众所周知的是如下半导体存储装置，其具备：衬底；多个导电层，其等积层在与衬底表面交叉的第1方向上；半导体层，其在第1方向上延伸，且与该等多个导电层对向；及栅极绝缘膜，其设置在导电层与半导体层之间。栅极绝缘膜具备例如氮化硅膜(SiN)或浮动栅极等能够存储数据的存储器部。

发明内容

实施方式提供一种能够适当地制造的半导体存储装置。

一实施方式的半导体存储装置具备：衬底；及第1存储器层，在与衬底表面交叉的第1方向上设置在衬底上方。第1存储器层具备：多个第1导电层，排列在第1方向上，且在与第1方向交叉的第2方向上延伸；多个第1绝缘层，设置在多个第1导电层各者之间；多个第2导电层，在与第1方向及第2方向交叉的第3方向上与多个第1导电层相隔，并且排列在第1方向上，且在第2方向上延伸；多个第2绝缘层，设置在多个第2导电层各者之间；及第1半导体层，具备第1部分、第2部分及第3部分，该第1部分在第1方向上延伸，且与多个第1导电层及多个第1绝缘层对向，该第2部分在第1方向上延伸，且与多个第2导电层及多个第2绝缘层对向，该第3部分与第1部分及第2部分连接，且位于比第1部分及第2部分更远离衬底的位置。将在第2方向及第3方向上延伸且包含第3部分的至少一部分的剖面设为第1剖面，在第3部分中，将第1剖面中的第3方向的比第1假想中心线更靠第3方向的一侧的区域设为第1区域，将另一侧的区域设为第2区域，第1假想中心线是通过第1剖面中的第3部分的第3方向的宽度最大的部分的宽度的一半的位置，且在第2方向上延伸的假想线，在第1剖面中，如果将第3部分的第1区域中的第2方向的最大宽度设为第1宽度，将第3部分的第2区域中的第2方向的最大宽度设为第2宽度，将第3部分的第1假想中心线上的第2方向的宽度设为第3宽度，则第3宽度比第1宽度小，且第3宽度比第2宽度小。

一实施方式的半导体存储装置具备：衬底；第1存储器层，在与衬底表面交叉的第1方向上设置在衬底上方；及第2存储器层，其设置在第1存储器层上。第1存储器层具备：多个第1导电层，排列在第1方向上，且在与第1方向交叉的第2方向上延伸；多个第1绝缘层，设置在多个第1导电层各者之间；多个第2导电层，在与第1方向及第2方向交叉的第3方向上与多个第1导电层相隔，并且排列在第1方向上，且在第2方向上延伸；多个第2绝缘层，设置在多个第2导电层各者之间；及第1半导体层，具备第1部分、第2部分及第3部分，该第1部分在第1方向上延伸，且与多个第1导电层及多个第1绝缘层对向，该第2部分在第1方向上延伸，且与多个第2导电层及多个第2绝缘层对向，该第3部分与第1部分及第2部分连接。如果将第1部分的第3方向上的一侧的面与第3方向上的另一侧的面的第3方向上的距离设为第1距离，将第2部分的第3方向上的一侧的面与第3方向上的另一侧的面的第3方向上的距离设为第2距离，则第3部分的第3方向的宽度比第1距离与第2距离的和大。