[发明专利]一种具有平衡电流密度UMOS及其制作方法

说明书

本发明涉及功率器件技术领域，具体涉及一种具有平衡电流密度UMOS及其制作方法，旨在解决现有技术中不能平衡电流密度的问题，其技术要点在于：S1：选用N型衬底+N^‑外延层，并在外延层表面淀积刻蚀掩蔽层，再在刻蚀掩蔽层通过刻蚀形成深槽结构；S2：在沟槽内形成栅氧化层，并淀积多晶电极，并刻蚀所需要的区域，形成槽栅结构及平面栅结构栅极，然后注入Boron形成P+区域；S3：在外延层表面形成N+区域；S4：在深槽表面淀积ILD层，并运用CONTMask利用光刻、刻蚀工艺形成接触孔；S5：再次淀积3～4um厚的METAL层金属，引出金属电极；S6：然后进行背金工艺形成背面drain电极。上述具有平衡电流密度UMOS的制造方法，其通过选用N型外延，均衡UMOS的电流密度和UIS能力的提升。

技术领域

本发明涉及电子器件技术领域，具体涉及一种具有平衡电流密度UMOS及其制作方法。

背景技术

VDMOS器件由于其驱动功率低，开关速度快，大电流等特性，在航空、航天、核工业等极端环境下有着广泛的应用。长期以来，VDMOS器件漏源击穿电压与通态电阻之间的矛盾是一大研究难点。相比于平面MOSFET结构，由于槽栅MOSFET(UMOS)有效消除了JFET区，则有着更小的导通电阻，在中低压器件中应用较为广泛。目前，已有许多优化器件漏源通态电阻的方法，如选择最合适的沟道宽度与深度，优化体区注入浓度或建构双外延层结构等。在高压平面VDMOS器件中，还有工艺上较复杂的超结结构能有效解决漏源击穿电压与通态电阻之间的矛盾。

上述的方法在一定程度上优化了导通电阻，但是操作过程比较复杂，且耗费成本较高。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中为了均衡电流密度导致操作过程复杂，耗费成本高形成的缺陷，从而提供一种具有平衡电流密度UMOS及其制作方法。

本发明的上述技术目的是通过以下技术方案得以实现的：

一种具有平衡电流密度UMOS的制作方法，包含以下步骤：

S1：选用N型衬底+N^-外延层，并在外延层表面淀积刻蚀掩蔽层，再在刻蚀掩蔽层通过刻蚀形成深槽结构；

S2：在沟槽内形成栅氧化层，并淀积多晶电极，并刻蚀所需要的区域，形成槽栅结构及平面栅结构栅极，然后注入Boron形成P+区域；

S3：在外延表面形成N+区域；

S4：在深槽表面淀积ILD层，并运用CONT Mask利用光刻、刻蚀工艺形成接触孔；

S5：再次淀积3～4um厚的METAL层金属，引出金属电极；

S6：然后进行背金工艺形成背面drain电极。

优选的，所述S1中淀积刻蚀掩蔽层的方法为在外延层表面沉积SiO₂，所述S1中形成深槽结构的步骤包括：先运用Trench Mask通过光刻、刻蚀所需要的区域，运用干法刻蚀工艺进行深沟槽刻蚀窗口，再次进行Si刻蚀，从而形成深槽结构。

优选的，所述S2中形成栅氧化层的步骤包括：先通过热氧在沟槽内生长100～500A的SAC氧化层，并通过湿法刻蚀将氧化层去除，再通过热氧生长为500～1500A的栅氧化层。

优选的，所述S2刻蚀所需要的区域的方法为：运用特殊的一层CT光刻版，通过涂胶、曝光、显影，从而刻开所需要的区域。

优选的，所述S3中形成N+区域的步骤包括利用N+光刻版通过涂胶、曝光、显影在衬底表面显影出需要刻蚀的区域，并在刻蚀完成的区域注入Phosphor离子。

优选的，所述S4中ILD层为淀积在Poly2外侧的NSG+BPSG的结合，两者的厚度大于1.2μm。