[发明专利]计数器的设计方法、装置及计数器

权利要求书

1.一种计数器的设计方法，其特征在于，包括以下步骤：

设定多个输入信号，对所述多个输入信号进行分组；

设定多个中间变量，根据每个变量的定义及分组后的所述多个输入信号的值建立多个中间变量的逻辑表达式；

根据所述多个中间变量的逻辑表达式间的关系设定两个进位信号，并建立所述两个进位信号的逻辑表达式；

根据预设权值及所述两个进位信号设定多个输出信号，并建立四个输出信号的逻辑表达式；

根据所述输入信号、所述多个中间变量的逻辑表达式、所述两个进位信号的逻辑表达式和所述输出信号的逻辑表达式构建计数器电路，

其中，所述设定多个输入信号，对所述多个输入信号进行分组，包括：

所述输入信号包括11个输入信号，为：in₀，in₁，in₂，in₃，in₄，in₅，in₆，in₇，in₈，in₉，in_a；

将所述11个输入信号分为三组：第一组为：(in₀，in₁，in₂，in₃)，第二组为：(in₄，in₅，in₆，in₇)，第三组为：(in₈，in₉，in_a)，

所述设定多个中间变量，根据每个变量的定义及分组后的所述多个输入信号的值建立多个中间变量的逻辑表达式，进一步包括：

设定所述中间变量为：X₀，Y₀，C₀，X₁，Y₁，C₁，m₀，m₁；

X₀表示所述第一组(in₀，in₁，in₂，in₃)中输入信号为1的个数，若为奇数个，则X₀＝1，若为偶数个，则X₀＝0，所述X₀的权值为1，逻辑表达式为：

Y₀表示所述第一组(in₀，in₁，in₂，in₃)中输入信号为1的个数是否大于等于2，若是，则Y₀＝1，如不是，则Y₀＝0，所述Y₀的权值为2，逻辑表达式为

C₀表示所述第一组(in₀，in₁，in₂，in₃)中输入信号是否均为1，若是，则C₀＝1，若不是，则C₀＝0，所述C₀的权值为2，逻辑表达式为：C₀＝in₀·in₁·in₂·in₃；

X₁表示所述第二组(in₄，in₅，in₆，in₇)中输入信号为1的个数，若为奇数个，则X₁＝1，若为偶数个，则X₁＝0，所述X₁的权值为1，逻辑表达式为：

Y₁表示所述第二组(in₄，in₅，in₆，in₇)中输入信号为1的个数是否大于等于2，若是，则Y₁＝1，如不是，则Y₁＝0，所述Y₁的权值为2，逻辑表达式为

C₁表示所述第一组第二组(in₄，in₅，in₆，in₇)中输入信号是否均为1，若是，则C₁＝1，若不是，则C₁＝0，所述C₁的权值为2，逻辑表达式为：C₁＝in₄·in₅·in₆·in₇；

m₀表示所述第三组(in₈，in₉，in_a)中输入信号为1的个数，若为奇数个，则m₀＝1，若为偶数个，则m₀＝0，所述m₀的权值为1，逻辑表达式为：

m₁表示所述第三组(in₈，in₉，in_a)中输入信号为1的个数是否大于等于2，若是，则m₁＝1，若不是，则m₁＝0，所述m₁的权值为2，逻辑表达式为：m₁＝(in₈·in₉)+(in₈·in_a)+(in₉·in_a)。