[发明专利]通过导电块上的硅化物在基底上制造存储器单元、高电压设备和逻辑设备的方法

说明书

本发明题为“通过导电块上的硅化物在基底上制造存储器单元、高电压设备和逻辑设备的方法”。本发明公开了一种形成半导体设备的方法，该方法包括：使半导体基底的第一区域和第二区域的上表面相对于该基底的第三区域凹入；在该第一区域中形成一对堆叠结构，每个堆叠结构具有在浮栅上方的控制栅；在该对堆叠结构之间的该基底中形成第一源极区；在该第一源极区上方形成擦除栅；在该第三区域中形成伪材料块；形成邻近该堆叠结构的选择栅；在该第二区域中形成高电压栅极；在该高电压栅极中的一个高电压栅极的至少一部分上方形成第一阻挡层；在不处于该第一阻挡层下方的该高电压栅极的顶表面上形成硅化物；以及用金属材料块替换该伪材料块。

技术领域

本发明涉及具有嵌入式非易失性存储器单元的半导体设备。

背景技术

形成在硅半导体基底上的非易失性存储器半导体设备已为人们所熟知。例如，美国专利6,747,310、7,868,375和7,927,994公开了形成在半导体基底上的具有四个栅极(浮栅、控制栅、选择栅和擦除栅)的存储器单元，这些专利出于所有目的以引用方式并入本文。源极区和漏极区形成为进入到基底中的扩散注入区，从而将沟道区在基底中限定在源极区和漏极区间。浮栅设置在沟道区的第一部分上方并且控制该第一部分的导电性，选择栅设置在沟道区的第二部分上方并且控制该第二部分的导电性，控制栅设置在浮栅上方，并且擦除栅设置在源极区上方并且与浮栅横向相邻。

还已知，在与非易失性存储器单元相同的基底上形成低电压逻辑设备和高电压逻辑设备。参见例如美国专利9,276,005，其出于所有目的以引用方式并入本文。新栅极材料(诸如高K介电栅和金属栅)也用于提高性能。然而，形成存储器单元的加工步骤可能会对目前制造的逻辑设备造成不利影响，反之亦然。

需要一种在同一基底上制造包括存储器单元、低电压逻辑设备和高电压设备的设备的改进的方法。

发明内容

前述问题和需求通过一种形成半导体设备的方法来解决，该方法包括：

提供半导体材料的基底，该半导体材料的基底包括第一区域、第二区域和第三区域；

使第一区域中的基底的上表面和第二区域中的基底的上表面相对于第三区域中的基底的上表面凹入；

在第一区域中形成一对堆叠结构，其中堆叠结构中的每个堆叠结构包括设置在第一区域中的基底的上表面上方并且与上表面绝缘的导电材料的浮栅，以及设置在浮栅上方并且与浮栅绝缘的导电材料的第一非浮栅；

在第一区域中的一对堆叠结构之间的基底中形成第一源极区；

形成设置在第一区域中的第一源极区上方并且与第一源极区绝缘的第二非浮栅；

形成设置在第三区域中的基底的上表面上方并且与上表面绝缘的伪材料块；

形成导电材料的第三非浮栅，该第三非浮栅设置在第一区域中的基底的上表面上方并且与上表面绝缘，以及各自横向邻近堆叠结构中的一个堆叠结构并且与堆叠结构绝缘；

形成设置在第二区域中的基底的上表面上方并且与上表面绝缘的导电材料的第四非浮栅；

在第一区域中的基底中形成第一漏极区，每个第一漏极区邻近第三非浮栅中的一个第三非浮栅；

在第二区域中的基底中形成第二源极区，每个第二源极区邻近第四非浮栅中的一个第四非浮栅；

在第二区域中的基底中形成第二漏极区，每个第二漏极区邻近第四非浮栅中的一个第四非浮栅；

在第三区域中的基底中形成第三源极区，该第三源极区邻近伪材料块；

在第三区域中的基底中形成第三漏极区，该第三漏极区邻近伪材料块；

在第二区域中的第四非浮栅中的一个第四非浮栅的至少一部分上方形成第一阻挡层；