[发明专利]利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法

权利要求书

1.一种利用I2C地址匹配唤醒的低功耗芯片架构，所述构架电源网络的组件包括外部供电管脚VCC1和VCC2、LDO-SOC、LDO-AON、BGP、PSW1及PSW2，其特征在于，包括：

实现片上系统主要功能的PD_SOC电源域；

实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域；

实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；

实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。

2.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_SOC电源域包括CPU、存储器、总线、DMA和外设在内的片上系统的组件。

3.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_RAM电源域包括一组带retention和powerdown模式的SRAM在内的组件，所述PD_RAM电源域用于应对不同场景对存储器的需求。

4.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_LPM电源域包括系统控制寄存器、功耗管理单元PMU_LP、RC振荡器和锁相环在内的组件。

5.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_AON电源域包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON、低频振荡器时钟、LDO-SOC、LDO-AON、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件。

6.一种利用I2C地址匹配唤醒低功耗芯片架构的方法，所述方法执行时使用如权利要求1-5任一项所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述方法首先定义低功耗模式Sleep_1和Sleep_2，在Sleep_1模式和Sleep_2模式时，PD_SOC掉电，PD_AON的I2C_adr_dec从机地址匹配模块被启动，此时利用I2C从机地址匹配模块I2C_adr_dec，在不需要时钟的情况下完成I2C从机地址匹配，并产生唤醒信号触发芯片退出低功耗模式。

7.根据权利要求6所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，所述Sleep_1模式下RCOSC32K保持工作状态，PD_AON的RTC模块和Wakeup timer模块均运行，都可作为I2C从机低功耗芯片的自我唤醒源，触发芯片从Sleep_1模式退出至正常工作模式。

8.根据权利要求6所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，所述Sleep_2模式下RCOSC32K停止工作，PD_AON的RTC模块和Wakeup timer模块均停止运行，通过包括I2C_adr_dec在内的外部触发源触发芯片从Sleep_2模式退出至正常工作模式。

9.根据权利要求6所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，所述PD_AON的从机地址匹配模块I2C_adr_dec中，首先定义时钟，使SDA和SCL的输入信号的clock path和data path分开，分别在检测到起始位和Start bit和停止位Stop bit检测时输出有效信号，并输出至复位产生模块Rst_gen；

其主状态机模块Main_state由定义的时钟驱动，并由复位产生模块Rst_gen的输出作为复位信号，输出至唤醒信号产生模块Wkp_gen，唤醒信号产生模块Wkp_gen在SCL线的bit1至bit7时将SDA的值接收下来，并与预置的本芯片I2C从机地址值进行匹配，若未匹配上，忽略后续的传输；若能匹配上，立即产生唤醒型号wakeup_signal至PMU_AON，由PMU_AON唤醒LDO-SOC和时钟模块。

10.根据权利要求9所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，在从机地址匹配上的情况下，唤醒信号产生模块Wkp_gen在SCL线的bit8时记录下读写控制bit信息，在bit9时，通过控制SDA输出0来产生应答信号ACK，在ACK信号之后，唤醒信号产生模块Wkp_gen通过控制SCL输出0的方式，利用I2C协议的byte-level的时钟同步机制，将I2C传输暂停，等待LDO-SOC完成启动后，CPU运行软件来释放SCL的输出，之后的I2C传输由PD_SOC的I2C完成，I2C_adr_dec模块被bypass，并等待停止位Stop bit，产生复位将自己复位。