[发明专利]利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法

说明书

本发明涉及集成电路技术领域，具体涉及一种利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法，包括：实现片上系统主要功能的PD_SOC电源域；实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域；实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。本发明通过设置I2C从机地址匹配模块，使I2C从机低功耗芯片处于最低功耗模式，利用I2C的SCL和SDA来驱动I2C从机地址匹配模块，当地址匹配时，触发I2C从机低功耗芯片从低功耗模式退出至工作模式，在完全不增加系统集成成本的情况下，I2C从机低功耗芯片能使用最低功耗模式，解决了传统设计不能兼顾功耗和系统集成成本的缺陷。

技术领域

本发明涉及集成电路技术领域，具体涉及一种利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法。

背景技术

作为I2C从机地位的低功耗芯片，在没有事务需要处理时，为了降低功耗，需要进入低功耗模式。同时，为了能随时响应I2C主机的指令，传统设计有两种方式：1，不进入最低功耗模式，而是进入一种功耗中等的待机模式，以便在收到来自I2C主机指令时能及时响应；2，设置一个专用的唤醒管脚，当I2C主机需要访问该I2C从机低功耗芯片时，需要通过专用唤醒管脚，触发I2C从机低功耗芯片从低功耗模式退出至工作模式，然后才能进行I2C通信。传统设计是分别在功耗和系统集成成本两者中，选择其一而牺牲另一的方法，其中方法1的缺点是无法将功耗降到理想状态，而方法2则增加了专用唤醒管脚，流程上也变得复杂，缺点是明显增加了系统的集成成本。

发明内容

针对现有技术的不足，本发明公开了一种利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法，用于解决现有设计包括I2C从机、智能计量表或者便携式设备等在内的需要超低功耗运行的系统中，作为I2C从机地位的低功耗芯片，需要对I2C主机的指令随时响应，不能兼顾功耗和系统集成成本的缺陷的问题。

本发明通过以下技术方案予以实现：

第一方面，本发明公开了一种利用I2C地址匹配唤醒的低功耗芯片架构，所述构架电源网络的组件包括外部供电管脚VCC1和VCC2、LDO-SOC、LDO-AON、BGP、PSW1及PSW2，其特征在于，包括：

实现片上系统主要功能的PD_SOC电源域；

实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域；

实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；

实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。

更进一步的，所述PD_SOC电源域包括CPU、存储器、总线、DMA和外设在内的片上系统的组件。

更进一步的，所述PD_RAM电源域包括一组带retention和powerdown模式的SRAM在内的组件，所述PD_RAM电源域用于应对不同场景对存储器的需求。

更进一步的，所述PD_LPM电源域包括系统控制寄存器、功耗管理单元PMU_LP、RC振荡器和锁相环在内的组件。

更进一步的，所述PD_AON电源域包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON、低频振荡器时钟、LDO-SOC、LDO-AON、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件。