[发明专利]存储器及其制作方法

说明书

本发明实施例提供一种存储器及其制作方法，存储器包括：沿第一方向延伸的有源区和沿第二方向延伸的字线，所述字线部分位于相邻所述有源区之间，所述字线包括栅导电层，在平行于所述第一方向上，所述有源区具有朝向所述字线的端面，且所述端面与所述栅导电层之间的间距的极差处于预设范围内。本发明有利于降低字线之间的信号干扰。

技术领域

本发明实施例涉及半导体领域，特别涉及一种存储器及其制作方法。

背景技术

存储器是用来存储程序和各种数据信息的记忆部件，按存储器的使用类型可分为只读存储器和随机存取存储器。存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。其中，晶体管中形成有源极、漏极和栅极，栅极连接至字线。

然而，随着工艺节点的不断缩小，存储器中行锤(row hammer)效应带来的信号干扰的问题越来越严重，如何解决这一问题已成为存储器工艺优化的重要方向。

发明内容

本发明实施例提供一种存储器及其制作方法，有利于降低字线之间的信号干扰。

为解决上述问题，本发明实施例提供一种存储器，包括：沿第一方向延伸的有源区和沿第二方向延伸的字线，所述字线部分位于相邻所述有源区之间，所述字线包括栅导电层，在平行于所述第一方向上，所述有源区具有朝向所述字线的端面，且所述端面与所述栅导电层之间的间距的极差处于预设范围内。

另外，在平行于所述第一方向上，所述端面与所述字线之间的间距的极差处于所述预设范围内。

另外，在平行于所述第一方向上，所述端面与所述字线之间的间距的极差大于所述预设范围。

另外，所述字线还包括位于所述栅导电层和所述有源区之间的栅介电层，在平行于所述第一方向上，所述栅介电层的厚度的最大值为3nm～5nm，且最小值为1nm～3nm。

另外，所述预设范围为0nm～0.4nm。

另外，所述存储器还包括：位于相邻所述有源区之间的隔离结构，所述字线位于所述隔离结构内，所述字线包括位于所述隔离结构和所述栅导电层之间的栅介电层，所述栅介电层的材料的介电常数大于或等于所述隔离结构的材料的介电常数。

另外，所述栅导电层包括邻接的直线部和弯折部，所述直线部位于所述有源区内且沿所述第二方向延伸，所述弯折部位于相邻所述有源区之间且具有垂直所述第一方向延伸的部分。

相应地，本发明实施例还提供一种存储器的制作方法，包括：提供沿第一方向延伸的有源区；形成沿第二方向延伸的字线，所述字线部分位于相邻所述有源区之间，所述字线包括栅导电层，在平行于所述第一方向上，所述有源区具有朝向所述字线的端面，且所述端面与所述栅导电层之间的间距的极差处于预设范围内。

另外，在平行于所述第一方向上，所述端面与所述字线之间的间距的极差处于所述预设范围内。

另外，相邻所述有源区之间具有隔离结构；形成所述字线的工艺步骤包括：形成用于填充所述字线的凹槽，所述凹槽穿过所述有源区和隔离结构，在平行于所述第一方向上，所述端面与所述隔离结构内的所述凹槽之间的所述隔离结构的厚度的极差处于所述预设范围内。

另外，在平行于所述第一方向上，所述端面与所述字线之间的间距的极差大于所述预设范围。

另外，相邻所述有源区之间具有隔离结构；形成所述字线的工艺步骤包括：形成用于填充所述字线的凹槽，所述凹槽穿过所述有源区和隔离结构；进行原位生长工艺，以利用所述有源区内的材料形成覆盖所述凹槽侧壁和底面的栅介电层；向所述凹槽内填充形成所述栅导电层。

另外，所述原位生长工艺包括氧化工艺或氮化工艺。