[发明专利]一种Quad-CAP高耐压隔离电容及数字隔离器

说明书

本公开实施例中提供了一种Quad‑CAP高耐压隔离电容及数字隔离器，包括互相连接的两个隔离电容单元，每个隔离电容单元均包括下极板、上极板以及依次设置在下极板和上极板之间的SiO₂介质层和Polyimide介质层，所述SiO₂介质层的厚度为9‑11um，Polyimide介质层的厚度为18‑22um。本公开的隔离电容能有效的提高数字隔离器芯片的隔离耐压值，从而提高隔离器芯片的可靠性，同时满足一些高耐压场合的需求。

技术领域

本公开涉及数字隔离器技术领域，尤其涉及一种Quad-CAP高耐压隔离电容高耐压隔离电容及数字隔离器。

背景技术

电容隔离器由于其兼容标准CMOS工艺，成本低，耐压高，逐渐成为隔离器市场中的主流应用。常规数字隔离器中的隔离电容是基于标准的CMOS的工艺，对中间层次的SiO₂厚度进行改良所得到。下极板为第二层金属M2，上极板为顶层金属M6，隔离栅由VIA2至VIA5之间的金属和过孔层组成。标准工艺该厚度大约为6-7um，经改良后能实现10um左右的厚度，栅极SiO₂致密性比较好，耐压值约为500Vrms/um，单个电容的隔离耐压值约为5000Vrms。最早的电容型数字隔离器是单电容实现，隔离耐压值低，可靠性差。目前市场上主流的电容型数字隔离器为双电容隔离，隔离耐压有所提高，能达到5000-10000Vrms耐压值，可靠性也有所提高。但是，隔离器的隔离耐压值仍有待提高，以满足一些高耐压场合的需求。

发明内容

有鉴于此，本公开实施例提供一种Quad-CAP高耐压隔离电容及数字隔离器，该隔离电容能有效的提高数字隔离器芯片的隔离耐压值，理论隔离耐压值能达到20000Vrms，从而提高隔离器芯片的可靠性，同时满足一些高耐压场合的需求。

为了满足上述技术目的，本发明提供如下技术方案：

一种Quad-CAP高耐压隔离电容，包括互相连接的两个隔离电容单元，每个所述隔离电容单元均包括下极板、上极板以及依次设置在下极板和上极板之间的SiO₂介质层和Polyimide介质层，所述SiO₂介质层的厚度为9-11um，Polyimide介质层的厚度为18-22um。

在一种优选的实施方式中，所述SiO₂介质层的厚度为10um，Polyimide介质层的厚度为20um。

在一种优选的实施方式中，所述上极板采用金属Cu制作而成。

在一种优选的实施方式中，所述Polyimide介质层通过晶圆后道工艺加工而成。

本发明还提供一种数字隔离器，包括信号发射模块、信号接收模块，以及如上述的Quad-CAP高耐压隔离电容；所述信号发射模块对输入信号进行调制，并将调制后的信号发射至所述隔离电容，经过所述隔离电容的信号由所述信号接收模块进行解调后输出。

本发明的一种Quad-CAP(Quad-Capacitor四电容)高耐压隔离电容及数字隔离器，其有益效果在于：本发明提出一种全新的Quad-CAP隔离耐压电容，由四电容组成隔离栅，能进一步的提高数字隔离器芯片的隔离耐压值，理论隔离耐压值能达到20000Vrms，从而提高隔离器芯片的可靠性，同时也能满足一些高耐压场合的需求。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为常规电容型数字隔离器中隔离电容的基本结构；

图2为本发明的高耐压隔离电容的基本结构；