[发明专利]一种图案化方法

说明书

一种图案化方法，包括：提供半导体衬底，所述半导体衬底的表面具有牺牲图案，其中，所述牺牲图案是基于第一掩膜版及第一光刻胶层形成的；在所述牺牲图案的侧壁形成间隔片，去除所述牺牲图案，其中，所述间隔片被保留；基于第二掩膜版，在所述半导体衬底的表面形成图形化的第二光刻胶层，其中，所述第二光刻胶层的至少一部分落入相邻的间隔片中间；以所述间隔片以及所述第二光刻胶层为掩膜，刻蚀所述半导体衬底。本发明可以提高第二掩膜版上的图案在半导体衬底上的对准精度，或降低对第二掩膜版的精细度要求。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种图案化方法。

背景技术

光刻工艺(Photo)为集成电路制造中的一个重要环节，也为推动集成电路尺寸不断降低提供了主要驱动力。然而，当线宽尺寸减小到一定尺寸以下时，现有的光刻设备已经难以达到分辨率的需求。为了满足日益发展的制程工艺的需求，双重成像技术被研发出来并得到了广泛重视。

自对准式双重成像技术(Self-aligned Double Patterning,SADP)为目前重要的双重成像技术之一，相比于其他的双重成像技术，SADP对工艺制程和机器精度的需求相对较低。

在现有的一种自对准式双重成像技术中，将掩膜版上的图案划分为窄线宽图案以及宽线宽图案，进而采用SADP技术实现窄线宽图案的制备，采用传统工艺技术实现宽线宽图案的制备，以提高工艺制程的效率，降低版图设计复杂度。

然而随着线宽尺寸的进一步减小，在上述技术中，当采用传统工艺技术实现宽线宽图案的制备时，容易发生光刻对准精度不足的问题，影响半导体器件的品质。

发明内容

本发明解决的技术问题是提供一种图案化方法，可以提高第二掩膜版上的图案在半导体衬底上的对准精度，或降低对第二掩膜版的精细度要求。

为解决上述技术问题，本发明实施例提供一种图案化方法，包括：提供半导体衬底，所述半导体衬底的表面具有牺牲图案，其中，所述牺牲图案是基于第一掩膜版及第一光刻胶层形成的；在所述牺牲图案的侧壁形成间隔片，去除所述牺牲图案，其中，所述间隔片被保留；基于第二掩膜版，在所述半导体衬底的表面形成图形化的第二光刻胶层，其中，所述第二光刻胶层的至少一部分落入相邻的间隔片中间；以所述间隔片以及所述第二光刻胶层为掩膜，刻蚀所述半导体衬底。

可选的，所述牺牲图案的蚀刻步骤包括：提供半导体原始衬底，在所述半导体原始衬底的表面形成掩膜层，在所述掩膜层的表面形成牺牲材料层；基于所述第一掩膜版，在所述牺牲材料层的表面形成图形化的第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀所述牺牲材料层以得到所述半导体衬底以及牺牲图案。

可选的，基于所述第一掩膜版，在所述牺牲材料层的表面形成图形化的第一光刻胶层包括：基于所述第一掩膜版上的图案，采用光刻工艺，在所述牺牲材料层的表面形成图形化的第一光刻胶层；其中，所述第一掩膜版上的图案包括线宽不大于预设线宽的图案。

可选的，所述第一掩膜版上的图案还包括第一独立图案，其中，所述第一独立图案包括线宽大于所述预设线宽且小于等于第一数量倍所述预设线宽的图案；基于所述第一掩膜版上的图案，采用光刻工艺，在所述牺牲材料层的表面形成图形化的第一光刻胶层包括：至少基于所述第一掩膜版上的第一独立图案，采用光刻工艺，在所述牺牲材料层的表面形成图形化的第一光刻胶层；其中，所述第一独立图案映射至所述半导体衬底表面的图案被记为第一独立半导体图案，线宽小于等于所述预设线宽的图案映射至所述半导体衬底表面的图案被记为基准半导体图案，其中，所述第一独立半导体图案与各个基准半导体图案之间的距离均大于等于预设距离。