[发明专利]半导体装置结构的形成方法

说明书

本公开提供半导体装置结构及其形成方法。方法包含形成在半导体基底上形成虚设栅极堆叠，且在虚设栅极堆叠的侧壁上形成间隙物元件。间隙物元件具有内间隙物和虚设间隙物，且内间隙物在虚设间隙物与虚设栅极堆叠之间。方法也包含形成介电层环绕间隙物元件和虚设栅极堆叠，且以金属栅极堆叠取代虚设栅极堆叠。方法更包含移除间隙物元件的虚设间隙物以在内间隙物与介电层之间形成凹槽。此外，方法包含形成密封元件以密封凹槽，使得金属栅极堆叠与介电层之间形成密封孔洞。

技术领域

本发明实施例涉及一种半导体装置结构及其形成方法，特别涉及具有密封孔洞的半导体装置结构及其形成方法。

背景技术

半导体集成电路(integrated circuit，IC)工业历经了快速的成长。集成电路材料及设计在技术上的进展已产生许多世代的集成电路。每一世代皆比前一世代具有更小且更复杂的电路。

在集成电路发展的进程中，功能性密度(即每一晶片区域中的互连装置数)已逐步增加，而几何尺寸(即制造过程中所能创造出的最小组件或线路)则是逐步下降。这种微缩化的工艺一般可通过增加生产效率及降低相关成本以提供许多利益。

然而，这些进步增加了处理和制造集成电路的复杂性。由于部件尺寸持续缩小，制造过程越来越难以实施。因此，形成尺寸越来越小的可靠半导体装置会是一项挑战。

发明内容

根据一些实施例，提供半导体装置结构的形成方法。方法包含在半导体基底上形成虚设栅极堆叠，且在虚设栅极堆叠的侧壁上形成间隙物元件。间隙物元件具有内间隙物和虚设间隙物，且内间隙物在虚设间隙物与虚设栅极堆叠之间。方法也包含形成介电层环绕间隙物元件和虚设栅极堆叠，且以金属栅极堆叠取代虚设栅极堆叠。方法更包含移除间隙物元件的虚设间隙物以在内间隙物与介电层之间形成凹槽。此外，方法包含形成密封元件以密封凹槽，使得金属栅极堆叠与介电层之间形成密封孔洞。

根据一些实施例，提供半导体装置结构的形成方法。方法包含形成介电层以环绕间隙物元件和栅极堆叠。间隙物元件在介电层与栅极堆叠之间。间隙物元件具有内间隙物和虚设间隙物，且虚设间隙物在内间隙物与介电层之间。方法也包含移除虚设间隙物以在内间隙物与介电层之间形成凹槽。方法更包含部分地移除内间隙物，使得凹槽的上部变得比凹槽的下部宽。此外，方法包含形成密封元件部分地或完全地填充凹槽的上部，使得内间隙物与介电层之间形成密封孔洞。

根据一些实施例，提供半导体装置结构。半导体装置结构包含半导体基底和在半导体基底上的栅极堆叠。半导体装置结构也包含沿着栅极堆叠的侧壁延伸的间隙物元件，半导体装置结构更包含环绕栅极堆叠和间隙物元件的介电层。此外，半导体装置结构包含在间隙物元件与介电层之间的密封元件。密封元件和间隙物元件环绕密封孔洞。

附图说明

通过以下的详述配合所附附图可更加理解本发明实施例的内容。需注意的是，根据产业上的标准做法，各种部件并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意增加或减少。

图1A～图1T是根据一些实施例，显示形成半导体装置结构的工艺中各个阶段的剖面示意图。

图2A～图2G是根据一些实施例，显示形成半导体装置结构的工艺中各个阶段的剖面示意图。

图3是根据一些实施例，显示半导体装置结构的剖面示意图。

图4是根据一些实施例，显示半导体装置结构的剖面示意图。

图5是根据一些实施例，显示半导体装置结构的剖面示意图。

附图标记说明如下：

100:半导体基底

102:鳍片结构

104A:栅极堆叠

104B:栅极堆叠