[发明专利]电子零件的安装装置

说明书

本发明提供一种电子零件的安装装置，其可将电子零件无偏移且效率良好地安装到整个安装区域。安装装置(1)包括：平台移动机构(22)，使平台(21)移动，以便对支撑于平台(21)的基板(W)的位置进行识别的第一识别部及第二识别部能够识别共同的标记；识别误差修正数据算出部(54)，基于第一识别部及第二识别部所识别的共同的标记的位置，算出用于对第一识别部与第二识别部之间的识别误差进行修正的识别误差修正数据；以及修正部(55)，基于识别误差修正数据，对电子零件(t)相对于由第一安装头(43A)或第二安装头(43B)进行安装的安装位置(ap)的定位位置进行修正。

技术领域

本发明涉及一种电子零件的安装装置。

背景技术

自以前起便已知被称为晶片级封装(Wafer Level Package：WLP)的制造工艺。WLP为如下技术：不使用插入式(interposer)基板(中继用基板)，而是在晶片状态下形成用于设置输入/输出(Input/Output，I/O)端子的再布线层。由于WLP不需要插入式基板，因此可实现半导体封装的薄型化或可减低制造成本。

在WLP中，已知有扇入型晶片级封装(fan in-WLP：FI-WLP)、或扇出型晶片级封装(fan out-WLP：FO-WLP))。FI-WLP是以不超出半导体芯片的形成有电极垫的面上的区域的方式在半导体芯片上形成再布线层。FO-WLP是超出半导体芯片的区域地形成再布线层。

FO-WLP也能够应用于一个封装内搭载有随机存取存储器(Random AccessMemory，RAM)、快闪存储器、中央处理器(Central Processing Unit，CPU)等半导体芯片或二极管、电容器等多种电子零件的多芯片封装(Multi Chip Package：MCP)，因此受到关注。

在FO-WLP的制造工艺中，首先，在基板上以隔开间隔的状态将多个半导体芯片安装为行列状，其后，利用树脂将半导体芯片间的间隙密封，从而使多个半导体芯片一体化。由此，形成如通过半导体制造工艺而形成的晶片那样经成形的伪晶片。在所述伪晶片上形成用于设置I/O端子的再布线层。将多个半导体芯片加以树脂密封而一体化后，将基板剥落去除。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2019-29563号公报

发明内容

[发明所要解决的问题]

在以上那样的WLP中，搭载于同一封装的各个电子零件的安装位置的偏移会对所述封装的电特性相互造成影响。因此，对各电子零件的安装要求高的位置精度。此处，在使用插入式基板而进行的半导体封装的制造工艺中，在插入式基板上的各安装位置设置有位置识别用的对准标记。因此，通过应用如下方式、即、对每一安装位置的对准标记(以下，称为局部标记)进行识别而将电子零件定位于安装位置并加以安装的方式，从而实现高位置精度下的安装。如此，将如下方式、即在将电子零件分别安装到基板上的安装位置时，每当安装电子零件时均进行电子零件的安装区域的位置检测的方式称为局部识别方式。

但是，在WLP中，安装电子零件的基板仅是由硅或金属、玻璃等形成的板。因此，在基板上的电子零件的安装位置，不存在电路图案等可作为局部标记使用的部分。另外，如上所述，也存在基板自伪晶片剥落而被去除的情况。因此，若设置在基板的每一安装位置形成局部标记的设备及工序，则会导致设备费用、设备的设置空间、工序数量等的增加。进而，在每当安装电子零件时均进行识别局部标记的动作的情况下，安装一个电子零件所需的时间也增加。