[发明专利]半导体元件及其制备方法

权利要求书

1.一种半导体元件，包括：

一基底；

一埋入字元线，设置在该基底中，并沿一第一方向延伸；

一堆叠纳米结构，设置在该埋入字元线上；

一第一源极/漏极区与一第二源极/漏极区，设置在该堆叠纳米结构的相对两侧；以及

一位元线接触点与一电容接触点，分别设置在该第一源极/漏极区与该第二源极/漏极区上。

2.如权利要求1所述的半导体元件，其中该埋入字元线包括一隔离衬垫以及一导电层。

3.如权利要求1所述的半导体元件，其中该位元线接触点与该埋入字元线之间的一距离，大致等于或大于该堆叠纳米线结构的一厚度。

4.如权利要求1所述的半导体元件，其中该位元线接触点的一底表面位于比该埋入字元线的一顶表面高的一较高水平面处。

5.如权利要求1所述的半导体元件，其中该电容接触点与该埋入字元线之间的一垂直距离，大致等于或大于该堆叠纳米线结构的一厚度。

6.如权利要求1所述的半导体元件，其中该电容接触点的一底表面设置在比该埋入字元线的一顶表面高的一较高水平面处。

7.如权利要求1所述的半导体元件，还包括一位元线，设置在该位元线接触点上，并沿一第二方向延伸，其中该第二方向不同于该第一方向。

8.如权利要求1所述的半导体元件，还包括一电容器，电性连接到该电容接触点。

9.如权利要求1所述的半导体元件，其中该堆叠纳米线结构包括多个纳米线，交错地在一方向堆叠，该方向垂直于该基底的一顶表面。

10.如权利要求9所述的半导体元件，还包括：

一栅极介电层，围绕每一纳米线设置；以及

一栅极电极材料，围绕该栅极介电层设置。

11.一种半导体元件的制备方法，包括：

提供一基底；

形成一埋入字元线在该基底中，并沿一第一方向延伸；

安装一外延硅片在该基底与该埋入字元线上；

形成一堆叠纳米线结构在该外延硅片中以及在该埋入字元线上；

形成一第一源极/漏极区与一第二源极/漏极区在该堆叠纳米线结构的相对两侧；以及

形成一位元线接触点与一电容接触点分别在该第一源极/漏极区与该第二源极/漏极区上。

12.如权利要求11所述的半导体元件的制备方法，其中形成该埋入字元线在该基底中并沿该第一方向延伸的步骤，还包括：

形成一隔离衬垫在该基底中的一沟槽上；

形成一导电层在该隔离衬垫上；以及

蚀刻该隔离衬垫以及该导电层，直到暴露该沟槽的各侧壁的一部分。

13.如权利要求11所述的半导体元件的制备方法，其中该位元线接触点与该埋入字元线之间的一垂直距离，大致等于或大于该堆叠纳米线结构的一厚度。

14.如权利要求11所述的半导体元件的制备方法，其中形成该位元线接触点与该电容接触点分别在该第一源极/漏极区与该第二源极/漏极区上的步骤，还包括：

形成具有一底表面的该位元线接触点，该底表面位于比该埋入字元线的一顶表面高的一较高水平面处。

15.如权利要求11所述的半导体元件的制备方法，其中该电容接触点与该埋入字元线之间的一垂直高度，大致等于或大于该堆叠纳米线结构的一厚度。