[发明专利]字线驱动电路缺陷测试方法与装置

权利要求书

1.一种字线驱动电路缺陷测试方法，其特征在于，包括：

在存储单元阵列及其对应的字线驱动电路阵列中，选取m条字线作为待测字线，将m条所述待测字线中的一条设置为第一字线，将其余m-1条设置为第二字线，其中，m条所述待测字线分别对应连接不同的m个字线驱动电路，m为大于1的整数；

第一写入操作：对所述m条所述待测字线控制的全部晶体管对应连接的存储单元写入第一电位；

第二写入操作：对所述第一字线控制的全部晶体管对应连接的存储单元写入第二电位；

读取判断操作：依次读取各所述第二字线控制的全部晶体管对应连接的存储单元的实时电位，在读取到的一个目标存储单元的实时电位与所述第一电位的差值大于第一预设值时，判断所述目标存储单元对应连接的晶体管对应连接的第二字线连接的字线驱动电路具有缺陷；

其中，所述第一电位与所述第二电位的差值大于等于0.6V。

2.如权利要求1所述的字线驱动电路缺陷测试方法，其特征在于，所述字线驱动电路阵列位于所述存储单元阵列的两侧，位于所述存储单元阵列中的多条所述字线呈叉状平行交错排列，相邻的所述字线对应连接的所述字线驱动电路分别位于不同侧的所述字线驱动电路阵列中。

3.如权利要求2所述的字线驱动电路缺陷测试方法，其特征在于，所述m条所述待测字线对应连接的m个字线驱动电路位于同一侧的所述字线驱动电路阵列中。

4.如权利要求3所述的字线驱动电路缺陷测试方法，其特征在于，所述选取m条字线作为待测字线包括：

在所述存储单元阵列中，依次间隔2n-1条所述字线选取出所述m条待测字线，其中n为一个所述字线驱动电路连接的所述字线的数量，n为正整数。

5.如权利要求1所述的字线驱动电路缺陷测试方法，其特征在于，所述对所述m条所述待测字线控制的全部晶体管对应连接的存储单元写入第一电位包括：

将所述m条待测字线控制的全部晶体管对应连接的位线全部调整到所述第一电位；

打开所述m条待测字线控制的全部晶体管，以使所述m条待测字线控制的全部晶体管对应连接的所述存储单元写入所述第一电位。

6.如权利要求5所述的字线驱动电路缺陷测试方法，其特征在于，所述对所述第一字线控制的全部晶体管对应连接的存储单元写入第二电位包括：

关闭所述m条待测字线控制的全部晶体管；

将所述m条待测字线控制的全部晶体管对应连接的位线全部调整到所述第二电位；

打开所述第一字线控制的全部晶体管，以使所述第一字线控制的全部晶体管对应连接的所述存储单元写入所述第二电位；

关闭所述第一字线控制的全部晶体管。

7.如权利要求1所述的字线驱动电路缺陷测试方法，其特征在于，所述第一电位为-0.1～0.2V,所述第二电位为0.8～1.1V；或，所述第一电位为0.8～1.1V,所述第二电位为-0.1～0.2V，所述第一预设值等于0.5V。

8.如权利要求4所述的字线驱动电路缺陷测试方法，其特征在于，还包括：

在所述存储单元阵列中，选取连续排列的2mn条字线作为一个测试模块，对所述测试模块进行测试，包括：在所述测试模块中按所述字线的排列顺序依次选取出m条所述待测字线，按所述字线的排列顺序依次设置所述第一字线，再执行所述第一写入操作、所述第二写入操作和所述读取判断操作，直至所述2mn条所述字线均已被设置为所述第一字线。

9.如权利要求8所述的字线驱动电路缺陷测试方法，其特征在于，还包括：

在所述存储单元阵列中，按所述字线排列顺序依次选取每连续排列的2mn条字线作为一个所述测试模块，再对所述测试模块进行所述测试，直至所述存储单元阵列中的全部所述字线均已被选取作为所述测试模块。

10.如权利要求4所述的字线驱动电路缺陷测试方法，其特征在于，被选取的所述待测字线的数量m为16，每个所述字线驱动电路对应连接的字线数量n为4。

11.一种字线驱动电路缺陷测试装置，其特征在于，包括：

存储器；以及

耦合到所述存储器的处理器，所述处理器被配置为基于存储在所述存储器中的指令，执行如权利要求1-10任一项所述的字线驱动电路缺陷测试方法。