[发明专利]多位半导体存储单元、存储阵列及其操作方法

权利要求书

1.一种多位半导体存储单元，其特征在于，包括：

钉扎二极管、控制晶体管和浮置扩散区，利用所述钉扎二极管进行电荷的存储；

其中，所述钉扎二极管由光电二极管的N阱区和P型表面掺杂区组成，或由光电二极管的P阱区和N型表面掺杂区组成。

2.如权利要求1所述的多位半导体存储单元，其特征在于，所述钉扎二极管的P型表面掺杂区适于防止衬底界面缺陷产生的电荷进入所述光电二极管的N阱区。

3.如权利要求1所述的多位半导体存储单元，其特征在于，所述N型表面掺杂区适于防止衬底界面缺陷产生的空穴进入所述光电二极管的P阱区。

4.如权利要求1所述的多位半导体存储单元，其特征在于，所述钉扎二极管与所述浮置扩散区之间还设置有所述控制晶体管的第一控制栅极，所述第一控制栅极位于所述光电二极管和所述浮置扩散区之间，控制所述钉扎二极管与所述浮置扩散区之间通路的打开和关闭；所述浮置扩散区适于作为信号读取或存储的缓存区，连接电平输入端。

5.如权利要求4所述的多位半导体存储单元，其特征在于，所述钉扎二极管上还设置有所述控制晶体管的第二控制栅极，所述第二控制栅极在所述第一控制栅极和所述光电二极管之间，控制所述钉扎二极管与所述浮置扩散区之间通路的打开和关闭。

6.如权利要求5所述的多位半导体存储单元，其特征在于，所述第二控制栅极部分位于所述光电二极管之上。

7.如权利要求1所述的多位半导体存储单元，其特征在于，至少两所述多位半导体存储单元共享一浮置扩散区。

8.如权利要求1所述的多位半导体存储单元，其特征在于，针对所述光电二极管设置有光屏蔽结构，适于在所述多位半导体存储单元进行读写操作时候，屏蔽所述光电二极管对光信号的感应。

9.如权利要求1所述的多位半导体存储单元，其特征在于，写入所述光电二极管的N阱区或P阱区的电荷数量大于100e。

10.如权利要求1所述的多位半导体存储单元，其特征在于，通过增加所述光电二极管的N阱区或P阱区的深度，以增加所述光电二极管的N阱区或P阱区的满阱容量，从而提升所述多位半导体存储单元可分辨的比特位。

11.一种多位半导体存储单元，其特征在于，所述多位半导体存储单元包括：钉扎二极管、控制晶体管和浮置扩散区，利用所述钉扎二极管进行电荷的存储；

其中，所述钉扎二极管由光电二极管的N阱区和P型表面掺杂区组成，或由光电二极管的P阱区和N型表面掺杂区组成；

所述钉扎二极管与所述浮置扩散区之间还设置有所述控制晶体管的第一控制栅极和第二控制栅极，所述第一控制栅极位于光电二极管和浮置扩散区之间，控制所述钉扎二极管与所述浮置扩散区之间通路的打开和关闭；

所述浮置扩散区适于作为信号读取或存储的缓存区，连接电平输入端；

所述第二控制栅极设置于所述第一控制栅极和所述光电二极管之间，控制所述钉扎二极管与所述浮置扩散区之间通路的打开和关闭；

通过时序控制所述第一控制栅极和/或所述第二控制栅极的打开和关闭，实现所述多位半导体存储单元的读取或写入过程。

12.一种多位半导体存储单元的操作方法，其特征在于，包括：提供如权利要求11所述的多位半导体存储单元；

当所述钉扎二极管由光电二极管的N阱区和P型表面掺杂区组成时，在进行数据存储时，将所述第二控制栅极接正压，以钝化表面缺陷，从而进一步降低漏电；

当所述钉扎二极管由光电二极管的P阱区和N型表面掺杂区组成时，在进行数据存储时，将所述第二控制栅极接负压，以钝化表面缺陷，从而进一步降低漏电。