[发明专利]多位半导体存储单元、存储阵列及其操作方法

说明书

本发明提供一种多位半导体存储单元、存储阵列及其操作方法，其中，所述多位半导体存储单元，包括：钉扎二极管、控制晶体管和浮置扩散区，利用所述钉扎二极管进行电荷的存储；其中，所述钉扎二极管由：光电二极管的N阱区和P型表面掺杂区组成，或由光电二极管的P阱区和N型表面掺杂区组成。本发明中采用光电二极管的N阱区或光电二极管的P阱区作为存储电荷单元。在本发明所提供的技术多位半导体存储单元中，存储单元可存储的电荷量由掺杂剂量决定，因此存储量可控。

技术领域

本发明涉及半导体存储器技术领域，尤其涉及一种多位半导体存储单元、存储阵列及其操作方法。

背景技术

半导体存储器是一种利用通过判断存储电荷多少来区分逻辑状态的存储单元，其具有低成本，结构简单的特点，常常在芯片设计中占有很大的密度。随着半导体技术的不断发展，芯片设计也越来越复杂，这导致其对应的存储空间也越来越大。在某些实际应用中，存储器的使用面积甚至可以达到占总晶圆面积的1/3。

因此，可以缩小芯片面积即意味着得到利润，对于存储技术也是如此。尽可能的降低存储单元的占用面积对芯片设计来说存在着巨大的利润空间，也同时是人们一直以来的研究方向。

此外，一方面由于现有技术中动态存储器的存储电容是由接触孔引出的，而接触孔与衬底之间的界面，会造成很大的漏电流，另一方面电阻的热噪声KT/C贡献了很大的噪声，此噪声和电容成反比。在此两方面限制下存储单元电容必须做成大约为20pf左右。

然而由于存储单元的电容与面积是正相关的，这样的制约使得存储电容无法做小（即面积无法做小），并且还需要信号不断的刷新写入防止存储电荷丢失，使系统更加复杂。

因此一种降低漏电和噪声的方法对存储技术来说十分关键。

发明内容

本发明的目的在于提供一种多位半导体存储单元、存储阵列及其操作方法，解决现有技术中存储器占用芯片面积较多的技术问题。

为了解决上述技术问题，本发明提供一种多位半导体存储单元，包括：

钉扎二极管、控制晶体管和浮置扩散区，利用所述钉扎二极管进行电荷的存储；

其中，所述钉扎二极管由：光电二极管的N阱区和P型表面掺杂区组成，或由光电二极管的P阱区和N型表面掺杂区组成。

优选地，所述钉扎二极管的P型表面掺杂区适于防止衬底界面缺陷产生的电荷进入所述光电二极管的N阱区。

优选地，所述N型表面掺杂区适于防止衬底界面缺陷产生的空穴进入所述光电二极管的P阱区。

优选地，所述钉扎二极管与所述浮置扩散区之间还设置有所述控制晶体管的第一控制栅极，所述第一控制栅极位于所述光电二极管和所述浮置扩散区之间，控制所述钉扎二极管与所述浮置扩散区之间通路的打开和关闭；所述浮置扩散区适于作为信号读取或存储的缓存区，连接电平输入端。

优选地，所述钉扎二极管上还设置有所述控制晶体管的第二控制栅极，所述第二控制栅极在所述第一控制栅极和所述光电二极管之间，控制所述钉扎二极管与所述浮置扩散区之间通路的打开和关闭。

优选地，所述第二控制栅极部分位于所述光电二极管之上。

优选地，至少两所述多位半导体存储单元共享一浮置扩散区。

优选地，针对所述光电二极管设置有光屏蔽结构，适于在所述多位半导体存储单元进行读写操作时候，屏蔽所述光电二极管对光信号的感应。

优选地，写入所述光电二极管的N阱区或P阱区的电荷数量大于100e。

优选地，通过增加所述光电二极管的N阱区或P阱区的深度，以增加所述光电二极管的N阱区或P阱区的满阱容量，从而提升所述多位半导体存储单元可分辨的比特位。