[发明专利]半导体装置

说明书

半导体装置。公开了一种包括一个或更多个晶体管的半导体装置。该半导体装置包括：第一有源区，其设置在基板的阱区上；多个虚设有源区，其围绕第一有源区设置；以及栅极，其设置成横穿第一有源区，其中栅极的一部分设置为与多个虚设有源区中的至少一个交叠，并且电联接到多个虚设有源区中的至少一个。

技术领域

本文所公开的技术和实现方式总体涉及一种半导体装置，更具体地，涉及一种包括一个或更多个晶体管的半导体装置。

背景技术

近来，随着更轻、更薄、更短和更小的电子产品的不断发展，对高度集成的半导体装置的需求迅速增加。根据半导体装置缩小的趋势，可以在更小和更窄的区域中形成器件隔离结构，使得在更小的半导体装置中更容易发生电特性的变化。

因此，需要开发一种器件隔离结构，其中能够防止在更小和更窄的区域内发生电特性的变化或劣化。此外，越来越需要减小在构造半导体装置的单位单元中使用的一个或更多个晶体管的形成区域的尺寸。

发明内容

所公开技术的各种实施方式涉及一种用于改进至少一个晶体管的应力并且用于减小其中可以放置晶体管的整个区域的尺寸的半导体装置。

根据所公开技术的一个实施方式，一种半导体装置可以包括：第一有源区，其设置在基板的阱区上；多个虚设有源区，其围绕第一有源区设置；以及栅极，其被设置成横穿第一有源区，其中，栅极的一部分被设置为与多个虚设有源区中的至少一个交叠并且电联接到多个虚设有源区中的至少一个。

根据所公开技术的另一实施方式，一种半导体装置可以包括：第一有源区，其形成在基板的阱区上；多个虚设有源区，其形成在阱区上，并且与第一有源区隔开预定距离；栅极，其设置在所述多个虚设有源区中的一个虚设有源区上方；以及栅极硅通孔(gate-through-silicon via)，其联接到所述一个虚设有源区并且穿过栅极，并且被配置为将所述一个虚设有源区联接到设置在栅极上方的第一金属层。

根据所公开技术的又一实施方式，一种半导体装置可以包括：第一晶体管区；以及第二晶体管区，其被布置为关于第一方向与第一晶体管区对称，其中，第一晶体管区和第二晶体管区各自包括：第一有源区，其设置在基板的阱区上；虚设有源区，其设置在阱区上，并且与第一有源区隔开预定距离；栅极，其形成在虚设有源区上方，栅极硅通孔，其联接到虚设有源区并且穿过栅极；以及第一金属层，其将虚设有源区联接到栅极。

应当理解，本文公开的技术的前述一般描述和以下详细描述都是例示性和解释性的，并且旨在向本领域技术人员提供对本公开的范围的进一步解释。

附图说明

参照结合附图考虑时的以下详细描述，所公开技术的上述和其它特征以及有益方面将变得显而易见。

图1是示出根据本公开的一个实施方式的半导体装置的布局结构的图。

图2是示出根据本公开的一个实施方式的沿着图1所示的线Y-Y’截取的半导体装置的示例的截面图。

图3A至图3D是示出根据本公开的实施方式的沿着图1所示的线Y-Y’截取的半导体装置的制造工序的示例的截面图。

图4A至图4D是示出根据本公开的实施方式的沿着图1所示的线X-X’截取的半导体装置的制造工序的示例的截面图。

图5是示出根据本公开的一个实施方式的半导体装置的布局结构的示例的图。

图6是示出根据本公开的一个实施方式的沿着图5所示的线C-C’截取的半导体装置的示例的截面图。

附图中各元件的符号：

DACT1至DACT6：多个虚设有源区

ACT1至ACT3：多个有源区

G：栅极

GTV：栅极硅通孔