[发明专利]一种超导并行寄存器堆装置

权利要求书

1.一种超导并行寄存器堆装置，所述装置包括N个寄存器组，其中N为大于等于2的整数，

所述N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；

其中，所述N个寄存器组的数据输入端连接在一起，所述N个寄存器组的写地址输入端连接在一起，以及所述N个寄存器组的写使能端连接在一起；

所述装置还包括：

第一分离器SPL组，包括用于接收数据输入的输入端，以及N个输出端，所述N个输出端分别连接到所述N个寄存器组的数据输入端，用于将所述数据输入分别输出到所述N个寄存器组；

第二分离器SPL组，包括用于接收写数据地址的输入端，以及N个输出端，所述N个输出端分别连接到所述N个寄存器组的写地址输入端，用于将所述写数据地址分别输出到所述N个寄存器组；以及

第一分离器SPL，包括用于接收写使能信号的输入端，以及N个输出端，所述N个输出端分别连接到所述N个寄存器组的写使能端，用于将所述写使能信号分别输出到所述N个寄存器组；

其中，所述N个寄存器组的读地址输入端分别用于接收不同的读数据地址，并将读取的数据经由所述N个寄存器组的数据输出端分别进行输出。

2.根据权利要求1所述的超导并行寄存器堆装置，其中，所述N个寄存器组中的每一个寄存器组包括Q个寄存器，其中Q为正整数，

每个寄存器包括用于接收数据输入的数据输入端，用于接收写使能信号的使能端，用于接收时钟信号的时钟输入端，以及用于将数据输出的数据输出端。

3.根据权利要求2所述的超导并行寄存器堆装置，其中，所述N个寄存器组中的每一个寄存器组还包括写控制单元，用于控制每个寄存器的数据写入，所述写控制单元包括：

Q个与门，其输出端分别连接到每个寄存器的使能端；

第一译码器，其包括用于接收写数据地址的写地址输入端，其输出端分别连接到每个与门的第一输入端；以及

第二分离器SPL，其包括用于接收写使能信号的使能输入端，其输出端分别连接到所述每个与门的第二输入端。

4.根据权利要求2所述的超导并行寄存器堆装置，其中，所述N个寄存器组中的每一个寄存器组还包括读控制单元，用于控制每个寄存器的数据读取，所述读控制单元包括：

Q个位扩展与门阵列，每个位扩展与门阵列包括数据输入端，用于接收所述每个寄存器的输出数据；以及

第二译码器，其包括用于接收所述读数据地址的读地址输入端，其输出端分别连接到每个位扩展与门阵列以控制所述位扩展与门阵列的数据输出。

5.根据权利要求2所述的超导并行寄存器堆装置，其中，所述寄存器组还包括：

第四分离器SPL组，其包括用于接收数据输入的输入端，其输出端用于将所述数据输入分别输出到所述每个寄存器的数据输入端。

6.根据权利要求4所述的超导并行寄存器堆装置，其中，所述寄存器组还包括：

第一汇聚缓冲器CB组，其包括分别用于接收所述Q个位扩展与门阵列的输出数据的输入端，以及用于将数据进行输出的数据输出端。

7.根据权利要求2所述的超导并行寄存器堆装置，其中，所述Q个寄存器是可清零寄存器。

8.根据权利要求7所述的超导并行寄存器堆装置，其中，所述可清零寄存器包括至少一个超导触发器，所述超导触发器包括：

分离器SPL，其包括用于接收写使能信号的输入端，第一输出端以及第二输出端；

可复位触发器RDFF，其包括用于接收所述分离器SPL的第一输出端的数据的时钟输入端，用于接收数据输入的数据输入端，用于接收清零信号的重置端，以及数据输出端；以及

非破坏读出寄存器NDRO，其包括用于接收所述分离器SPL的第二输出端的数据的重置端，用于接收时钟信号的时钟输入端，用于接收所述可复位触发器RDFF的输出数据的数据输入端以及用于将数据输出的数据输出端。