[发明专利]一种超导并行寄存器堆装置

说明书

提供一种超导并行寄存器堆装置，该装置包括N个寄存器组，其中N为大于等于2的整数，该N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；其中，该N个寄存器组的数据输入端连接在一起，该N个寄存器组的写地址输入端连接在一起，以及该N个寄存器组的写使能端连接在一起。

技术领域

本发明涉及超导电子电路领域，特别涉及一种超导并行寄存器堆装置。

背景技术

目前对于基于快速单磁通量子RSFQ的超导电路研究还处于基本原理和物理制造层面，对于结构性的设计尚未有大量相关的发明。现有的基于RSFQ超导电路技术可以实现简单的寄存器结构，但其工作流程局限于单一的数据读取和单一的数据写入，无法实现并行的多端口读取或者写入。

现有技术中可以实现的寄存器堆只能单端口工作，一次性只能读取一个数据。由于超导电路的一个特点是信号传递线路延迟非常大，因此如果每次只能读出一个数据，在进行数据运算时会浪费大量的时间等待数据。

发明内容

根据现有技术的上述缺陷，本发明提出一种超导并行寄存器堆装置，所述装置包括N个寄存器组，其中N为大于等于2的整数，

所述N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；

其中，所述N个寄存器组的数据输入端连接在一起，所述N个寄存器组的写地址输入端连接在一起，以及所述N个寄存器组的写使能端连接在一起。

根据本发明的超导并行寄存器堆装置，所述装置还包括：

第一SPL组，包括用于接收数据输入的输入端，以及N个输出端，所述N个输出端分别连接到所述N个寄存器组的数据输入端，用于将所述数据输入分别输出到所述N个寄存器组；

第二SPL组，包括用于接收写数据地址的输入端，以及N个输出端，所述N个输出端分别连接到所述N个寄存器组的写地址输入端，用于将所述写数据地址分别输出到所述N个寄存器组；以及

第一SPL，包括用于接收写使能信号的输入端，以及N个输出端，所述N个输出端分别连接到所述N个寄存器组的写使能端，用于将所述写使能信号分别输出到所述N个寄存器组。

根据本发明的超导并行寄存器堆装置，其中，所述N个寄存器组中的每一个寄存器组包括Q个寄存器，其中Q为正整数，

每个寄存器包括用于接收数据输入的数据输入端，用于接收写使能信号的使能端，用于接收时钟信号的时钟输入端，以及用于将数据输出的数据输出端。

根据本发明的超导并行寄存器堆装置，其中，所述N个寄存器组中的每一个寄存器组还包括写控制单元，用于控制每个寄存器的数据写入，所述写控制单元包括：

Q个与门，其输出端分别连接到每个寄存器的使能端；

第一译码器，其包括用于接收写数据地址的写地址输入端，其输出端分别连接到每个与门的第一输入端；以及

第二SPL，其包括用于接收写使能信号的使能输入端，其输出端分别连接到所述每个与门的第二输入端。

根据本发明的超导并行寄存器堆装置，其中，所述N个寄存器组中的每一个寄存器组还包括读控制单元，用于控制每个寄存器的数据读取，所述读控制单元包括：

Q个位扩展与门阵列，每个位扩展与门阵列包括数据输入端，用于接收所述每个寄存器的输出数据；以及