[发明专利]集成电路工艺中的分段沟槽形成方法有效
申请号: | 202010877540.3 | 申请日: | 2020-08-27 |
公开(公告)号: | CN112038239B | 公开(公告)日: | 2022-11-29 |
发明(设计)人: | 郭晓波 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/768;G03F1/44;G03F1/70 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 工艺 中的 分段 沟槽 形成 方法 | ||
本发明提供一种集成电路工艺中的分段沟槽形成方法,在衬底上生长目标膜层;在掩膜版上设计沟槽图形和辅助图形,沟槽图形上设有沟槽分段处,辅助图形位于沟槽分段处的沟槽图形内;用掩膜版在目标膜层上形成光刻胶图形,判断在沟槽分段处的光刻胶是否将沟槽图形完全切割开,若没有将沟槽图形完全切割开,则重新设计辅助图形;利用形成的光刻胶图形作为刻蚀阻挡层,对目标膜层进行刻蚀,形成由目标膜层组成的分段沟槽。本发明解决了传统工艺中由于沟槽末端图形收缩导致的沟槽末端间距变小的问题,工艺简单、成本低,通过调节辅助图形的尺寸,对沟槽分段处的沟槽末端间距进行精确控制,解决了传统沟槽切割工艺中沟槽末端间距难以精确控制的问题。
技术领域
本发明涉及半导体技术领域,特别是涉及一种集成电路工艺中的分段沟槽形成方法。
背景技术
在半导体集成电路工艺中,经常需要形成沟槽(Trench)图形来完成接触孔或金属连线工艺,而由于器件设计的要求,有时需要对所述沟槽进行切割,以形成若干分段的沟槽,如图1所示,沟槽在沟槽分段处200被切割成分段沟槽101,图1中A表示的是所述分段沟槽末端间距(也即是沟槽切割宽度)。为了形成图1所示的分段的沟槽图形,最传统的方法就是先在掩膜版上形成相应的分段沟槽图形,再经光刻、刻蚀工艺之后形成,但这种方法最大的缺点就是,如图2所示,由于二维图形的光学临近效应导致在沟槽分段处200的沟槽末端产生图形收缩,从而使沟槽末端间距B增加,大于设计所需的沟槽末端间距A。分段沟槽101的线宽越小,这种沟槽末端收缩就越严重。传统的方法是在光掩模上进行光学临近效应修正(OPC:optical proximity correction)来矫正沟槽收缩,当线端收缩太严重,所需光学临近效应修正的修正量太大,以至于在光掩模上相邻两个沟槽图形形成重叠,导致光学临近效应修正方法失效。在这种情况下,不得不使用沟槽切割工艺(Trench-end cut)来形成分段的沟槽,所述沟槽切割工艺包括以下步骤:1)如图3,在衬底300上依次生长目标膜层400和硬掩膜层(Hard Mask)500;2)如图4a和图4b,使用含有沟槽切割图形600的掩膜版进行依次进行第一次光刻,硬掩膜层500刻蚀工艺,形成硬掩膜沟槽切割图形501;3)如图5a和图5b,使用含有沟槽图形100的掩膜版依次进行第二次光刻、目标膜层400刻蚀以及硬掩膜沟槽切割图形501去除工艺,最终形成由目标膜层400组成的目标膜层分段沟槽图形103。虽然沟槽切割工艺可以克服上述沟槽末端收缩以及OPC修正量太大的问题。但同时也存在以下缺点:1)包含两次光刻,两次刻蚀工艺过程,成本较高,流程复杂,增加了工艺控制难度,尤其是第一次光刻和第二次光刻之间的套刻精度问题;2)基于不同的设计,有些沟槽切割图形是孤立的柱状图形,这种图形对光刻工艺挑战很大,工艺窗口小,图形尺寸不容易控制,从而使得分段沟槽末端间距A也不容易精确控制。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种集成电路工艺中的分段沟槽形成方法,用于解决现有技术中传统工艺中由于沟槽末端图形收缩导致的沟槽末端间距变小的问题;同时解决传统沟槽切割工艺中工艺复杂、工艺窗口小以及沟槽末端间距难以精确控制的问题。
为实现上述目的及其他相关目的,本发明提供一种集成电路工艺中的分段沟槽形成方法,至少包括以下步骤:
步骤一、在衬底上生长目标膜层;
步骤二、设计一掩膜版,在所述掩膜版上设计沟槽图形和辅助图形,所述沟槽图形上设有沟槽分段处,所述辅助图形位于所述沟槽分段处的所述沟槽图形内;
步骤三、利用所述掩膜版在所述目标膜层上进行光刻工艺,在所述目标膜层上形成光刻胶图形,之后判断在所述沟槽分段处的目标膜层上是否形成未将所述沟槽图形完全切割开的光刻胶;如果形成所述光刻胶,则返回执行步骤二重新设计所述辅助图形;如果未形成所述光刻胶,则进行步骤四;
步骤四、利用步骤三中形成的所述光刻胶图形作为刻蚀阻挡层,对所述目标膜层进行刻蚀,形成由目标膜层组成的分段沟槽。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010877540.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种改善SOI器件性能的制备方法
- 下一篇:一种多级孔碳材料的制备方法及应用
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造