[发明专利]三维存储器及其制造方法

说明书

本申请涉及一种三维存储器及其制造方法，该制造方法包括以下步骤：提供半导体结构，所述半导体结构包括衬底和位于所述衬底上的堆叠结构，所述堆叠结构包括交替堆叠的多个栅极层或伪栅极层，以及多个绝缘层，所述多个栅极层或伪栅极层包括顶部选择栅极层或顶部选择伪栅极层；以及在所述半导体结构中形成顶部选择栅极切线，其中所述顶部选择栅极切线在顶部选择栅极层或顶部选择伪栅极层中具有多个断开区，所述多个断开区的位置对应于所述顶部选择栅极切线下方的虚设沟道结构的位置。

技术领域

本发明主要涉及半导体领域，尤其涉及一种三维存储器及其制造方法。

背景技术

随着市场对存储密度要求的不断提高，二维存储器关键尺寸缩小已经到了规模量产技术上的极限，为了进一步提高存储容量、降低成本，提出了三维结构的存储器。

三维存储器一般包括若干存储块(Block)以及位于存储块(Block)中的若干指存储区(Finger)。存储块与存储块之间一般通过沿垂直方向贯穿堆叠结构的栅线隙(GateLine Slit,GLS)隔开。指存储区与指存储区之间一般通过顶部选择栅切线隔开。在指存储区中排列有多行沟道结构，在顶部选择栅切线下方设置有虚设(Dummy)沟道结构。顶部选择栅切线是沿垂直方向贯穿堆叠结构的几个堆叠层的绝缘层。

本申请的发明人在实践中发现，由于顶部选择栅切线的材料与堆叠层的材料不同，在刻蚀虚设沟道结构的虚设沟道孔时会存在负载效应，导致虚设沟道结构存在严重扭曲。进一步，这会导致潜在的功能缺陷或者漏电风险。

发明内容

本申请的要解决的问题是提供一种三维存储器及其制造方法，可以改善虚设沟道结构扭曲的问题。

本申请的一个方面提出一种三维存储器的制造方法，包括以下步骤：提供半导体结构，所述半导体结构包括衬底和位于所述衬底上的堆叠结构，所述堆叠结构包括交替堆叠的多个栅极层或伪栅极层，以及多个绝缘层，所述多个栅极层或伪栅极层包括顶部选择栅极层或顶部选择伪栅极层；以及在所述半导体结构中形成顶部选择栅极切线，其中所述顶部选择栅极切线在顶部选择栅极层或顶部选择伪栅极层中具有多个断开区，所述多个断开区的位置对应于所述顶部选择栅极切线下方的虚设沟道结构的位置。

在本发明的一实施例中，在所述半导体结构中形成沿第一方向的顶部选择栅极切线之后，还包括：形成从所述多个断开区处贯穿所述堆叠结构的虚设沟道孔；以及在所述虚设沟道孔中形成多个虚设沟道结构。

在本发明的一实施例中，在所述半导体结构中形成顶部选择栅极切线之前，还包括：形成贯穿所述堆叠结构的多个虚设沟道结构；其中沿着所述多个虚设沟道结构的排列方向形成顶部选择栅极切线，所述顶部选择栅极切线在所述多个虚设沟道结构处具有所述多个断开区。

在本发明的一实施例中，沿着所述多个虚设沟道结构形成顶部选择栅极切线的步骤包括：沿着所述多个虚设沟道结构的排列方向去除顶部选择栅极层或顶部选择伪栅极层以及绝缘层，形成沟槽；以及在所述沟槽中填充绝缘材料，形成所述顶部选择栅极切线。

在本发明的一实施例中，所述堆叠结构包括堆叠的第一堆栈和第二堆栈，所述第二堆栈位于所述第一堆栈之上，所述顶部选择栅极层位于所述第二堆栈中。

在本发明的一实施例中，形成所述多个虚设沟道结构的步骤包括：在所述第一堆栈的第一虚设沟道孔中填充牺牲层的情况下，形成贯穿所述第二堆栈到达所述牺牲层的第二虚设沟道孔；去除所述牺牲层，且在所述第一虚设沟道孔和第二虚设沟道孔中形成所述虚设沟道结构。