[发明专利]双倍速率测试模式参数配置方法及存储介质

说明书

本申请公开了一种双倍速率测试模式参数配置方法及存储介质。所述方法包括步骤：配置待测存储器的芯片的测试电压；配置所述待测存储器的芯片的时序信号；界定所述时序信号的格式；根据所述测试电压、所述时序信号及所述格式建立算法模型；以及配置错误捕捉器。本申请通过从电压配置、时序的配置、格式配置、模型配置和错误捕做存储器配置等来满足双数据速率模式的测试需求。DDR模式是针对存储器芯片高速测试而设计的，在DDR测试模式下，测试速度最高可达400Mhz，其测试的最高速度是SDR的2倍。

技术领域

本申请涉及计算机技术，尤其涉及一种双倍速率测试模式参数配置方法及存储介质。

背景技术

现有存储器的测试程序都是在单数据速率(single data rate，简称SDR)模式下进行的。虽然SDR模式能满足大部分芯片的测试需求，但某些Nand flash或Nor flash的读写速度可达260Mhz，超过200Mhz的测试，SDR模式则无法满足。

发明内容

本申请实施例提供一种双倍速率测试模式参数配置方法及存储介质，有效解决了某些存储器读写速度过快，在单数据速率模式下无法进行测试的问题。

根据本申请的一方面，本申请实施例提供一种双倍速率测试模式参数配置方法，，所述方法包括步骤：配置所述待测存储器的芯片的测试电压；配置所述待测存储器的芯片的时序信号；界定所述时序信号的格式；根据所述测试电压、所述时序信号及所述格式建立算法模型；以及配置错误捕捉器。

进一步地，在配置所述待测存储器的芯片的测试电压的步骤中，进一步包括步骤：配置所述待测存储器芯片的引脚的输入电压；配置所述待测存储器芯片的引脚的输出电压；以及配置加载在所述待测存储器芯片的引脚上的负载电流。

进一步地，所述输入电压包括第一输入电压和第二输入电压，所述第一输入电压为电源电压的0.9倍，所述第二输入电压为电源电压的0.1倍；所述输出电压包括第一输出电压和第二输出电压，所述第一输出电压和所述第二输出电压均为电源电压的0.5倍；所述负载电流包括第一负载电流及第二负载电流，所述第一负载电流为-100uA，所述第二负载电流100uA。

进一步地，在配置所述待测存储器芯片的时序信号的步骤中，进一步包括步骤：将一个时钟周期划分为第一时序信号和第二时序信号；其中所述第一时序信号用于控制相对应的第一循环数据，所述第二时序信号用于控制相对应的第二循环数据；所述第一时序信号和所述第二时序信号的电平和时间是根据驱动方式、数据获取和时序边缘而确定的。

进一步地，所述时序信号的格式包括第一格式和第二格式；其中所述第一格式在第一时序信号中的波形对应第一数据，在第二时序信号中的波形对应第二数据；所述第二格式在一个时钟周期内具有四个脉冲信号。

进一步地，在建立算法模型的步骤中，进一步包括步骤：生成算法模型产生器的地址、数据及格式；在对算法模型产生器执行控制操作时，当满足预设的条件，所述算法模型产生器执行相应的跳转；以及所述算法模型产生器的计时器进行计数操作。

进一步地，在配置错误捕捉器的步骤中，进一步包括步骤：根据待测存储器芯片的存储容量生成X地址和Y地址的大小；压缩X地址和Y地址生成列数据；根据列数据判断产生错误的行数据。

进一步地，所述X地址和所述Y地址最大值不超过24。

进一步地，在将所述X地址和Y地址进行压缩的步骤之后，还包括步骤：根据产生错误的行数据，生成与X地址和Y地址相对应的矩阵地址。

根据本申请的另一方面，本申请实施例提供一种存储介质，所述存储介质中存储有多条指令，所述指令适于由处理器加载以执行上述任一项所述的双倍速率测试模式参数配置方法。